실제로 2입력 XOR 요소가 가장 많이 사용됩니다. 무화과에. 1은 반전이 없는 요소의 조건부 그래픽 지정과 해당 상태 테이블을 보여줍니다. 간단히 말해서 이 요소의 본질은 다음과 같습니다. 출력 신호는 입력의 논리 레벨이 같지 않을 때만 나타납니다.

펄스의 전면 및 차단 선택 방식

이 회로에서 3개의 XOR 요소가 펄스를 지연시키는 데 사용됩니다. DD1.4 - 합산. 출력 펄스에는 안정적인 상승 및 하강 에지가 있습니다. 각 출력 펄스의 지속 시간은 세 요소 각각의 스위칭 지연 시간의 3배입니다. 출력 펄스의 전면 사이의 시간 간격은 입력 펄스의 지속 시간과 같습니다. 이 장치는 또한 입력 신호의 주파수를 두 배로 합니다.

또 다른 흥미로운 속성 "XOR"이 있습니다. 입력 중 하나에 상수 "0"이 적용되면 요소의 출력 신호는 입력 신호를 반복하고 상수 "0"이 상수 "1"로 변경되면 출력 신호는 이미 입력의 반전입니다.

때로는 별도의 표준 논리 요소에서 XOR 요소를 가져와야 합니다. 예는 4개의 2-AND-NOT 요소에 구현된 XOR 요소 회로입니다. 그림 3은 네 가지 상태의 XOR 회로를 보여줍니다. 이것은 사용된 각 2-NAND 게이트에서 가능한 모든 논리 레벨을 보여줍니다.

이러한 요소는 계획에 포함됩니다. 이 회로에서 XOR 요소는 K561LA7 초소형 회로의 하나의 하우징에 포함된 4개의 2-AND-NOT 요소로 만들어집니다.

주파수 차이가 있는 이산 신호 셰이퍼

셰이퍼 회로는 그림 4에 나와 있습니다. 여기 논리적 요소"XOR"은 4개의 2-AND-NOT 요소에서도 구현됩니다.

셰이퍼의 입력 1과 2에서 직사각형 펄스가 떨어지며(그래프 1과 2 참조), 이는 반복률이 다릅니다. 논리 요소 DD1.1-DDI.4의 노드는 이러한 신호를 곱합니다. 요소 DD1.4의 출력 펄스 신호(그래프 3)는 적분 회로 R3, C1에 공급되어 입력 신호의 주파수 차이와 동일한 주파수를 갖는 삼각 신호(그래프 4)로 변환합니다. 연산 증폭기 DA1은 수신된 신호를 미앤더로 변환합니다(그림 5 참조). 저항 R1은 출력 신호의 포지티브 및 네거티브 반파의 지속 시간을 조절합니다. 매우 흥미로운 계획입니다. 라디오 디자이너, 생각해 볼 것이 있습니다. 예를 들어, 세 번째 그래프에 표시된 신호는 PWM 사인파 신호입니다.
물론 XOR 요소의 사용 범위는 훨씬 더 넓습니다. 나는 라디오 아마추어에게 더 흥미로운 내 의견으로 여기에 가져 왔습니다.

운영자	통사론	설명
그리고	A와 B	접속사: A와 B가 참이면 참입니다. 그렇지 않으면 - 거짓
또는	A 또는 B	분리: 피연산자 중 하나가 True이면 True입니다. 그렇지 않으면 - 거짓
아니다	아니다	부정: A가 False이면 True입니다. 그렇지 않으면 - 거짓
XOR	A XOR B	예외: A가 True이거나 B가 True이면 True입니다. 그렇지 않으면 - 거짓
EQV	A EQV B	등가: A와 B의 값이 같으면 True입니다. 그렇지 않으면 - 거짓
꼬마 도깨비	임프 B	함축: A가 True이고 B가 False이면 False입니다. 그렇지 않으면 - 참

논리 연산자의 피연산자로 부울 결과가 있는 유효한 표현식과 부울 값으로 변환할 수 있는 숫자를 사용할 수 있습니다.

논리 연산의 결과는 부울 유형의 값입니다(또는 피연산자 중 하나 이상이 Null인 경우 Null).

논리 연산자 AND

통사론:
Operand_1 AND Operand_2

AND 연산자는 다음을 수행합니다. 논리적 접속.

이 연산의 결과는 두 피연산자가 모두 True일 때만 True이고 그렇지 않으면 False입니다.

진리표

AND 연산자는 여러 피연산자에 사용할 수 있습니다.

(5 3) AND (5=6) 결과는 False입니다.

피연산자 수에 관계없이 논리 AND 연산은 표현식의 모든 피연산자가 True로 평가되는 경우에만 True가 됩니다. 다른 경우 결과는 False입니다. 피연산자는 괄호로 묶여 있습니다. VBA는 먼저 대괄호 안의 각 피연산자의 값을 평가한 다음 전체 표현식을 평가합니다.

논리 연산자 OR

통사론:
피연산자_1 또는 피연산자_2

OR 연산자는 다음을 수행합니다. 논리적 분리.

이 연산의 결과는 피연산자 중 하나 이상이 True이면 True이고 그렇지 않으면 False입니다.

진리표

OR 연산자는 여러 피연산자에 사용할 수 있습니다.

(5 3) OR (5=6) 결과는 참입니다.

피연산자 수에 관계없이 표현식의 피연산자 중 하나 이상이 True로 평가되면 논리 OR 연산의 결과는 항상 True가 됩니다. 그렇지 않으면 결과는 False가 됩니다.

AND 및 OR 연산자를 결합할 수 있습니다.

((5 3)) OR (5=6) 결과는 참

부울 연산자 NOT

통사론:
피연산자가 아님

NOT 연산자는 논리적 부정.

NOT 연산자는 하나의 피연산자만 사용합니다.

진리표

AND OR NOT 연산자는 다음과 같이 결합할 수 있습니다.

((5 3)) OR NOT (5=6) 결과는 True입니다.

논리 연산자 XOR

통사론:
Operand_1 XOR Operand_2

XOR 연산자는 다음을 수행합니다. 논리적 예외.

피연산자가 다음과 같은 경우 이 연산의 결과는 True입니다. 다른 의미, 그렇지 않으면 - 거짓.

진리표

((5 3)) OR NOT (5=6) XOR (5=5) 결과는 False입니다.

논리 연산자 EQV

통사론:
피연산자_1 EQV 피연산자_2

EQV 연산자는 연산자입니다. 논리적 등가.

이 연산의 결과는 피연산자의 값이 같으면 True이고 그렇지 않으면 False입니다.

진리표

((5 3)) OR NOT (5=6) EQV(5=5) 결과는 참입니다.

부울 연산자 IMP

통사론:
피연산자_1 IMP 피연산자_2

IMP 문은 논리 연산을 수행합니다. 의미.

진리표

((5 3)) OR NOT (5=6) IMP(5=5) 결과는 True입니다.

IMP 논리 연산자는 가장 직관적이지 않습니다. 논리 연산자. 다행히도 그 사용의 필요성은 거의 발생하지 않습니다.

C++. 논리 연산. 비트 논리 연산. 교대 작업. XOR 연산

1. 논리 연산, 비트 논리 연산 및 시프트 연산은 어떤 유형에 사용할 수 있습니까?

논리 연산, 비트 논리 연산 및 시프트 연산은 정수 유형의 피연산자에만 사용할 수 있습니다.

2. C/C++에서 어떤 논리 연산이 사용됩니까?

C/C++ 프로그래밍 언어는 다음 논리 연산을 사용합니다.

• && - 논리적 "AND";
• || - 논리적 "OR";
• ! - 논리적 "아니오".

논리 연산의 결과는 false 또는 true 입니다. C++ 언어에서 false는 0으로 간주되고 true는 1로 간주됩니다.

이것으로부터 우리는 거짓이라는 결론을 내릴 수 있습니다.< true . Например:

// 논리 연산부울 해상도; res=거짓< true ; // res = true

3. 논리 연산의 진리표

논리 연산의 진리표 && (논리적 "AND"), || (논리적 "OR"), ! (논리적 "NO")의 형식은 다음과 같습니다.

C/C++ 언어는 false가 0이고 true가 0이 아니라고 가정합니다(0이 아닌 정수 값).

4. C++에서 논리 연산을 사용하는 예

실시예 1부울 표현식과 결합된 부울 연산

// 논리 연산부울 해상도; 정수 a, b; // 연산 &&(AND) a = 8; b = 5; 해상도 = a && b; // res = 참 a = 0; 해상도 = a && b; // res = False // 연산 || (또는) a = 0; b = 0; 해상도 = a || 비; // res = False b = 7; 해상도 = a || 비; // res = 참 // 작업! (논리적 "NO") a = 0; 해상도 = !a; // res = True a = 15; 해상도 = !a; // res = 거짓

실시예 2조건식의 논리 연산. if 문에서 논리 연산이 사용되는 코드 조각이 제공됩니다.

// 조건식의 논리 연산정수 a, b; 부울 해상도; a = 0; b = 3; 입술 = 거짓 ; if (a && b) res = true ; // res = false a = 0; b = 7; if (a || b) res = true ; // res = 참

5. C/C++에서 어떤 비트 논리 연산이 사용됩니까?

C/C++ 언어는 다음 비트 단위를 지원합니다. 논리 연산:

• & - 비트 논리 AND(AND);
• ^ - 비트 덧셈 모듈로 2(XOR - 배타적 OR);
• | - 비트 단위 논리적 OR(또는);
• ~ – 비트 반전(NOT).

작업 & , ^ , | 바이너리입니다. 즉, 두 개의 피연산자가 필요합니다. 피연산자의 비트는 다음과 같이 서로 비교됩니다. 규칙: 첫 번째 피연산자의 위치 0에 있는 비트를 두 번째 피연산자의 위치 0에 있는 비트와 비교합니다. 첫 번째 피연산자의 위치 1에 있는 비트는 두 번째 피연산자의 위치 1에 있는 비트와 비교됩니다. 이것은 정수 피연산자의 모든 비트를 비교합니다.

6. 비트 논리 연산의 진리표

결과의 각 비트는 표에 표시된 비트인 두 개의 피연산자를 기반으로 결정됩니다.

반전에는 ~ 기호 오른쪽에 단일 피연산자가 필요합니다. 결과는 피연산자의 모든 비트를 비트 단위로 반전하여 얻습니다.

7. 논리적 비트 연산 작업의 예

unsigned short int 유형의 두 숫자 17과 45가 주어집니다. 각 숫자는 메모리에서 1바이트 또는 8비트를 차지합니다. 다음은 각 비트 연산에 대해 계산이 수행되는 방법의 예입니다.

예제에서 알 수 있듯이 각 비트에 대해 지정된 연산이 수행됩니다.

8. C/C++에서 어떤 시프트 연산이 사용됩니까?

C/C++ 언어에는 두 개의 비트 연산이 포함됩니다. 전단:

• << – 지정된 비트 수만큼 피연산자 값의 왼쪽 시프트. 피연산자는 연산 부호의 왼쪽에 배치됩니다. 이동할 비트 수는 연산 부호의 오른쪽에 표시됩니다.
• >> – 지정된 비트 수만큼 피연산자 값의 오른쪽 시프트. 피연산자는 연산 부호의 왼쪽에 배치됩니다. (<<). 이동할 비트 수는 연산 부호의 오른쪽에 배치됩니다.

풀아웃 비트는 손실되고 0비트는 "인"입니다. 피연산자를 왼쪽으로 1, 2, 3자리 이상 이동하는 것이 2, 4, 8, ...을 곱하는 가장 빠른 방법입니다. 피연산자를 오른쪽으로 1, 2, 3자리 이상 이동하는 것이 가장 빠른 방법입니다. 2, 4, 8, ...

프로그램이 정수 피연산자에 2, 4, 8 등을 곱하는 연산이 필요한 경우 가능한 한 빨리 발생하므로 왼쪽으로 시프트 조작을 사용하는 것이 좋습니다.

이는 정수 피연산자를 2, 4, 8 등으로 빠르게 나누어야 하는 경우에도 적용됩니다. 이러한 경우 오른쪽으로 이동을 사용하는 것이 좋습니다.

9. 프로그램에서 시프트 연산을 사용하는 예

// 시프트 연산정수 intb; 정수 c; a = 15; b = -5; // 왼쪽으로 시프트 - 곱하기 c = 에이<< 1; // c = a * 2^1 = 30 c = b << 2; // c = b * 2^2 = -20 // 오른쪽으로 이동 - 나누기 c = a >> 3; // c = a / 2^3 = 1 c = b >> 1; // c = b / 2^1 = -3

10. 논리 연산과 비트 논리 연산의 차이점은 무엇입니까?

논리 연산에서는 두 피연산자의 전체 값을 비교합니다. 각 피연산자는 true 또는 false일 수 있습니다. C/C++ 언어는 정수인 피연산자의 비교를 허용합니다. 이 경우 정수 값 0은 false에 해당하고 0이 아닌 값(다른 값)은 true에 해당합니다.

행동

요소 XOR, XOR-NOT, Odd 및 Even은 입력의 값에서 해당 기능을 계산하고 결과를 출력에 제공합니다.

기본적으로 연결되지 않은 입력은 무시됩니다. 따라서 5입력 요소를 추가할 수 있지만 2개의 입력만 연결하면 2입력 요소처럼 작동합니다. 이렇게 하면 요소를 만들 때마다 입력 수를 설정하는 것에 대해 걱정할 필요가 없습니다. (모든 입력이 연결되지 않으면 출력 에러 값은 엑스.) 그러나 일부 사용자는 Logisim이 실제 요소와 일치하므로 모든 입력이 연결되어 있다고 주장하는 것을 선호합니다. 메뉴 프로젝트 > 옵션…을 선택하고 시뮬레이션 탭으로 이동한 다음 불확실성 시 요소 출력에 대해 정의되지 않은 입력에 대한 오류 옵션을 선택하여 이 동작을 활성화할 수 있습니다.

요소에 대한 2입력 진리표는 다음과 같습니다.

엑스	와이	XOR	독점 NOR	이상한	동등
0	0	0	1	0	1
0	1	1	0	1	0
1	0	1	0	1	0
1	1	0	1	0	1

보시다시피, Odd 및 XOR 요소는 두 입력의 경우 동일하게 동작합니다. 유사하게, Parity 및 XOR 요소는 동일하게 작동합니다. 그러나 특정 값을 가진 두 개 이상의 입력이 있는 경우 XOR 요소는 단위가 하나의 입력에만 있을 때 1을 출력하는 반면, Odd 요소는 단위가 홀수 수의 입력에 있을 때 1을 출력합니다. XOR 요소는 단위가 있는 입력이 엄격하게 일치할 때 1의 출력을 생성합니다. ~ 아니다 1인 반면 Parity 요소는 입력이 짝수인 경우 1을 제공합니다. XOR 및 XOR 요소에는 Odd 및 Even 요소의 동작을 사용하도록 구성할 수 있는 다중 입력 동작이라는 속성이 있습니다.

입력에 오류 값(예: 충돌하는 값이 동일한 와이어에 있는 경우) 또는 부동 값이 있는 경우 출력은 오류 값이 됩니다.

각 요소의 다중 비트 버전은 입력에 대해 비트 단위로 1비트 변환을 수행합니다.

메모:많은 전문가들은 곱슬곱슬 XOR 요소의 동작이 Odd 요소의 동작과 일치해야 한다고 주장하지만 이 문제에 대해서는 동의하지 않습니다. Logisim의 XOR 요소에 대한 기본 동작은 IEEE 91 표준을 기반으로 하며 이는 용어에 대한 직관적인 이해와도 일치합니다. XOR: 으깬 감자, 당근, 완두콩 또는 슬로와 같은 반찬을 원하냐고 묻는 웨이터는 일부 전문가가 당신에게 말하는 것과 상관없이 세 가지가 아닌 한 가지 선택만 수락할 것입니다. (그러나 나는 이 문장을 테스트하지 않았다는 것을 인정해야 합니다.) Multi-Input Behavior 속성을 변경하여 옵션 중 하나를 사용하도록 XOR 및 XOR 요소를 설정할 수 있습니다.

접점(구성요소가 동쪽을 향하고 있다고 가정)

서쪽 가장자리(입력, 비트 너비가 데이터 비트 속성과 일치)

구성 요소 입력. 입력 수 속성에 지정된 수만큼 입력됩니다.

curly 요소를 사용하면 XOR 및 XOR 요소의 서쪽 가장자리가 구부러집니다. 그러나 입력 핀의 간격이 거의 없습니다. Logisim은 이를 보여주기 위해 짧은 세그먼트를 그립니다. 세그먼트를 겹칠 경우 프로그램은 사용자가 세그먼트를 겹칠 의도가 없다고 자동으로 가정합니다. "인쇄 보기"를 사용하는 경우 와이어에 연결하지 않으면 이러한 세그먼트가 그려지지 않습니다.

동쪽 가장자리(출력, 비트 너비가 데이터 비트 속성과 일치)

위에서 설명한 대로 입력의 현재 값을 기반으로 값이 계산되는 요소의 출력입니다.

속성

구성 요소가 선택되었거나 이미 추가된 경우 키 0에서 9는 입력 수 속성을 변경하고 Alt-0에서 Alt-9 조합은 데이터 비트 속성을 변경하고 화살표 키는 방향 속성을 변경합니다.

방향 구성 요소의 방향(입력에 대한 출력)입니다. 데이터 비트 구성 요소의 입력 및 출력 비트입니다. 요소 크기 구성 요소의 넓은 버전 또는 좁은 버전을 렌더링할지 여부를 지정합니다. 이는 항목 수 속성에 의해 결정되는 항목 수에 영향을 주지 않습니다. 그러나 입력 수가 3(좁은 구성 요소의 경우) 또는 5(넓은 구성 요소의 경우)를 초과하는 경우 요소는 요청된 입력 수를 수용하기 위해 "날개"로 렌더링됩니다. Number of Inputs 컴포넌트가 가질 서쪽 가장자리의 핀 수를 결정합니다. 다중 입력 동작(XOR 및 XOR만 해당) 3개 이상의 입력이 있는 경우 XOR 및 XOR 요소의 출력 값은 1이 엄격하게 하나의 입력(기본값)에 있거나 홀수에 있다는 사실을 기반으로 합니다. 입력 수.

입력 데이터에 대한 논리 연산을 수행하도록 설계된 전기 회로를 논리 소자라고 합니다. 여기에서 입력 데이터는 다양한 레벨의 전압의 형태로 표현되며, 출력에서의 논리 연산의 결과도 일정 레벨의 전압의 형태로 얻어진다.

이 경우 피연산자가 공급됩니다. 신호는 기본적으로 입력 데이터 역할을 하는 높은 수준 또는 낮은 수준의 전압 형태로 논리 요소의 입력에서 수신됩니다. 따라서 높은 수준의 전압(논리적인 전압)은 피연산자의 참 값을 나타내고 낮은 수준의 전압 0(거짓 값)을 나타냅니다. 1 - 참, 0 - 거짓.

논리 요소- 입력 및 출력 신호 사이의 특정 논리적 관계를 구현하는 요소입니다. 논리 게이트는 일반적으로 논리 회로를 구축하는 데 사용됩니다. 컴퓨터, 자동 제어 및 관리의 개별 회로. 모든 유형의 논리적 요소에 대해 물리적 특성에 관계없이 입력 및 출력 신호의 이산 값이 특징적입니다.

논리 요소에는 하나 이상의 입력과 하나 또는 두 개의(보통 서로 반대인) 출력이 있습니다. 논리 소자의 출력 신호의 "0"과 "1"의 값은 소자가 수행하는 논리 기능에 의해 결정되고, 재생되는 입력 신호의 "0"과 "1"의 값은 독립변수의 역할. 복잡한 논리 함수를 구성할 수 있는 기본 논리 함수가 있습니다.

소자 회로의 장치에 따라, 전기 매개변수, 입력 및 출력의 논리 레벨(고전압 및 저전압 레벨)은 높음 및 낮음(참 및 거짓) 상태에 대해 동일한 값을 갖습니다.

전통적으로 논리 요소는 특수 무선 구성 요소인 집적 회로의 형태로 생산됩니다. 결합, 분리, 부정 및 모듈로 덧셈(AND, OR, NOT, 배타적 OR)과 같은 논리 연산은 기본 유형의 논리 요소에 대해 수행되는 주요 연산입니다. 이러한 유형의 논리적 요소 각각에 대해 자세히 살펴보겠습니다.

논리 요소 "AND" - 결합, 논리 곱셈, AND

"AND" - 입력 데이터에 대한 결합 또는 논리 곱셈 연산을 수행하는 논리 요소입니다. 이 요소는 2에서 8(생산에서 가장 일반적인 것은 2, 3, 4 및 8 입력이 있는 "AND" 요소임) 입력과 하나의 출력을 가질 수 있습니다.

입력 수가 다른 논리 요소 "AND"의 기호가 그림에 표시됩니다. 텍스트에서 하나 이상의 입력이 있는 논리 요소 "AND"는 "2I", "4I" 등으로 지정됩니다. 요소 "AND"는 입력이 2개, 입력이 4개 등입니다.

2I 요소에 대한 진리표는 논리 단위가 동시에 첫 번째 입력에 있고 두 번째 입력에 있는 경우에만 요소의 출력이 논리 단위임을 보여줍니다. 나머지 3개에서는 가능한 경우출력은 0이 됩니다.

서양식에서 "And" 요소의 아이콘은 입구에 직선이 있고 출구에 반올림이 있습니다. 국내 계획 - "&"기호가있는 직사각형.

논리적 요소 "OR" - 분리, 논리적 추가, OR

"OR" - 입력 데이터에 대해 분리 또는 논리적 추가 작업을 수행하는 논리적 요소입니다. "AND" 요소와 마찬가지로 2개, 3개, 4개 등의 입력과 하나의 출력으로 사용할 수 있습니다. 입력 수가 다른 논리 요소 "OR"의 기호가 그림에 표시됩니다. 이러한 요소는 2OR, 3OR, 4OR 등으로 지정됩니다.

요소 "2OR"에 대한 진리표는 출력에서 ​​논리 단위의 출현에 대해 논리 단위가 첫 번째 입력에 또는 두 번째 입력에 있으면 충분하다는 것을 보여줍니다. 논리적 입력이 한 번에 두 입력에 있으면 출력도 하나가 됩니다.

서양식 구성에서 "OR" 요소의 아이콘은 둥근 입구와 둥글고 뾰족한 출구가 있습니다. 국내 계획에서 - 기호 "1"이 있는 직사각형.

논리 요소 "NOT" - 부정, 인버터, NOT

"NOT" - 입력 데이터에 대해 논리적 부정 연산을 수행하는 논리적 요소입니다. 하나의 출력과 하나의 입력만 있는 이 소자는 실제로 입력 신호를 반전(반전)시키기 때문에 인버터라고도 합니다. 그림은 보여줍니다 상징논리적 요소 "NOT".

인버터의 진리표는 높은 입력 전위가 낮은 출력 전위를 제공하고 그 반대의 경우도 마찬가지임을 보여줍니다.

서양식에서 "NOT" 요소의 아이콘은 출구에 원이 있는 삼각형 모양입니다. 국내 계획 - 출구에 원이있는 "1"기호가있는 직사각형.

논리 요소 "AND-NOT" - 부정과의 결합(논리적 곱셈), NAND

"AND-NOT" - 입력 데이터에 대한 논리적 덧셈 연산을 수행한 다음 논리적 부정 연산을 수행하는 논리적 요소, 결과가 출력됩니다. 즉, 기본적으로 "NOT" 요소로 보완되는 "AND" 요소입니다. 그림은 논리 요소 "2I-NOT"의 기호를 보여줍니다.

"NAND" 요소의 진리표는 "AND" 요소의 진리표와 반대입니다. 3개의 0과 1 대신 3개의 1과 0. "NAND" 요소는 1913년에 이것의 중요성을 처음 언급한 수학자 Henry Maurice Schaeffer를 기리기 위해 "Schaeffer 요소"라고도 합니다. 출구에만 원이 있는 "I"로 지정됩니다.

논리 요소 "OR-NOT" - 부정이 있는 분리(논리 추가), NOR

"OR-NOT" - 입력 데이터에 대해 논리적 덧셈 연산을 수행한 다음 논리적 부정 연산을 수행하는 논리적 요소, 결과가 출력됩니다. 즉, 이것은 인버터인 "NOT" 요소로 보완된 "OR" 요소입니다. 그림은 논리 요소 "2OR-NOT"의 기호를 보여줍니다.

"OR-NOT" 요소에 대한 진리표는 "OR" 요소에 대한 표와 반대입니다. 출력에서 높은 전위는 한 가지 경우에만 얻어집니다. 두 입력은 동시에 낮은 전위로 공급됩니다. 반전을 나타내는 출력에 원이 있는 경우에만 "OR"이라고 합니다.

논리 요소 "배타적 OR" - 추가 모듈로 2, XOR

"XOR" - 입력 데이터에 대한 논리 덧셈 모듈로 2의 연산을 수행하는 논리 요소에는 2개의 입력과 1개의 출력이 있습니다. 종종 이러한 요소는 제어 체계에 사용됩니다. 그림은 이 요소의 기호를 보여줍니다.

서양식 구성표의 이미지는 입력 측에 추가 곡선 스트립이 있는 "OR"의 이미지와 같으며, 국내의 경우 "OR"과 같이 "1" 대신 "=1"로 표기됩니다.

이 논리적 요소를 "비동등성"이라고도 합니다. 높은 레벨전압은 입력의 신호가 동일하지 않을 때만 출력에 있을 것입니다(한 유닛, 다른 0 또는 하나는 0, 다른 하나는) 입력에 동시에 두 개의 유닛이 있더라도, 출력은 0이 됩니다. 이것은 " OR"과의 차이입니다. 이러한 논리 요소는 가산기에서 널리 사용됩니다.