러시아 연방 교육부
우랄 주립 기술 대학
기술 시스템 자동화 및 제어학과
전치 증폭기 계산
트랜지스터 KT3107I에
에 대한 교과 과정
전자제품
학생 gr. R-291a A.S. 클리코프
선생님
부교수, Ph.D. V. I. 파우토프
예카테린부르크 2000
1. 증폭기 3 계산을 위한 예비 데이터
2. 트랜지스터 선택4
3. 직류 4의 트랜지스터 모드 계산
4. 전원 전압 선택 5
5. 작동 모드 tr-ra5를 제공하는 요소 계산
6. 용량 계산 C f, C 1, C 2, C e 7
7. 계산 결과8
8. 증폭기 9의 주파수 응답 및 위상 응답
9. 참고문헌 10
1. 증폭기 계산을 위한 예비 데이터
U H = 0.2 에
R Н = 0.3 옴
RC = 0.5 옴
t 최대 = 70 0 씨
에프 n = 50 Hz
에프 c = 25 Hz
 |
2. 트랜지스터의 선택.
선택한 트랜지스터의 경우 품질 계수 D t:
여기서 r¢ b는 150과 같은 베이스의 체적 저항입니다. 옴 C to - 컬렉터 접합 커패시턴스
계산된 데이터와 조건에서: P k max > P k, B min ³ B 필요, ¦ in ³¦ in, 우리는 트랜지스터를 선택해야 합니다 KT3107I
3. 직류에 대한 트랜지스터 모드 계산.
컬렉터 전류 I to는 다음 공식에 의해 결정됩니다.
여기서 R in \u003d V * r e \u003d 1k9 - 캐스케이드의 입력 저항 E c - 신호 소스
컬렉터-이미터의 전압 Uke: 트랜지스터의 동작점 = 1.5 에
나는 0 k \u003d 1.82 에
4. 전원 공급 장치 전압의 선택.
다음 공식으로 Re를 찾으십시오.
여기서 S는 온도 계수입니다.
R b \u003d (5¸10) R in \u003d 5 * 1900 \u003d 9500 옴- 총 기본 저항
U b 찾기:
R f를 정의합시다.
GOST에 따르면 다음을 선택합니다.
R 1 \u003d 6k0 R 2 \u003d 16k0 R e \u003d 3k2 R f \u003d k45
부등식의 충족을 확인합시다.
I 0 ~ * R e + U 0 ke + I 0 ~ * R ~ + (I 0 ~ + I 디) * R f ³ E k
5.824 + 1.5 + 2.5 + 1.179 ³ 5
11 ³ 5 - 부등식이 충족됨
리피터 R e2에 대해 다음을 정의합니다.
U B2 \u003d U K1 \u003d I 0 e * R e + U 0 Ke \u003d 1.82 엄마 * 3.2옴 + 1.5에 = 7.32 에
U Be2 \u003d r¢ b * I 0 e \u003d 150 * 1.82 엄마 = 0.27 에
R in2 및 R out2 찾기:
첫 번째 단계의 이득:
6. 용량 계산 C f, C 1, C 2, C e.
여기서 К SG = 40 - 평활 계수
f P = 100 Hz– 주 전원 공급 장치 리플 주파수
| 8. 진폭-주파수 및 위상-주파수 특성. | ||||||||||||||||
| 10 | 20 | 30 | 40 | 60 | 100 | 160 | 320 | 640 | 1280 | 2560 | 5120 | 10240 | 20480 | 40960 | 81920 | 163840 |
| 1 | 1.30103 | 1.47712125 | 1.60205999 | 1.77815125 | 2 | 2.20411998 | 2.50514998 | 2.80617997 | 3.10720997 | 3.40823997 | 3.70926996 | 4.01029996 | 4.31132995 | 4.61235995 | 4.91338994 | 5.21441994 |
| 62.8 | 125.6 | 188.4 | 251.2 | 376.8 | 628 | 1004.8 | 2009.6 | 4019.2 | 8038.4 | 16076.8 | 32153.6 | 64307.2 | 128614.4 | 257228.8 | 514457.6 | 1028915.2 |
| 0.2 | 0.4 | 0.6 | 0.8 | 1.2 | 2 | 3.2 | 6.4 | 12.8 | 25.6 | 51.2 | 102.4 | 204.8 | 409.6 | 819.2 | 1638.4 | 3276.8 |
| 5 | 2.5 | 1.66666667 | 1.25 | 0.83333333 | 0.5 | 0.3125 | 0.15625 | 0.078125 | 0.0390625 | 0.01953125 | 0.00976563 | 0.00488281 | 0.00244141 | 0.0012207 | 0.00061035 | 0.00030518 |
| 0.4 | 0.8 | 1.2 | 1.6 | 2.4 | 4 | 6.4 | 12.8 | 25.6 | 51.2 | 102.4 | 204.8 | 409.6 | 819.2 | 1638.4 | 3276.8 | 6553.6 |
| 4.6 | 1.7 | 0.46666667 | -0.35 | -1.56666667 | -3.5 | -6.0875 | -12.64375 | -25.521875 | -51.1609375 | -102.380469 | -204.790234 | -409.595117 | -819.197559 | -1638.39878 | -3276.79939 | -6553.59969 |
| 25 | 6.25 | 2.77777778 | 1.5625 | 0.69444444 | 0.25 | 0.09765625 | 0.02441406 | 0.00610352 | 0.00152588 | 0.00038147 | 9.5367E-05 | 2.3842E-05 | 5.9605E-06 | 1.4901E-06 | 3.7253E-07 | 9.3132E-08 |
| 0.16 | 0.64 | 1.44 | 2.56 | 5.76 | 16 | 40.96 | 163.84 | 655.36 | 2621.44 | 10485.76 | 41943.04 | 167772.16 | 671088.64 | 2684354.56 | 10737418.2 | 42949673 |
| 0.21242964 | 0.50702013 | 0.90618314 | 0.94385836 | 0.53803545 | 0.27472113 | 0.16209849 | 0.07884425 | 0.03915203 | 0.01954243 | 0.00976702 | 0.00488299 | 0.00244143 | 0.00122071 | 0.00061035 | 0.00030518 | 0.00015259 |
| 1.35673564 | 1.03907226 | 0.43662716 | -0.33667482 | -1.00269159 | -1.29249667 | -1.40797942 | -1.49187016 | -1.53163429 | -1.55125265 | -1.56102915 | -1.56591332 | -1.5683549 | -1.56957562 | -1.57018597 | -1.57049115 | -1.57064374 |
http://www.site에서 호스팅
http://www.site에서 호스팅
카자흐스탄 공화국 교육과학부
EAST KAZAKHSTAN STATE TECHNICAL UNIVERSITY 그들. D. 세릭바예바
기기 공학 및 기술 프로세스 자동화학과
설명 참고
코스 프로젝트에
"전자"분야에서
주제: "트랜지스터 증폭기 계산"
완전한:
그룹 12-RT-1의 학생
무신 D.K.
체크
PAT학과 부교수
코르네프 V.A.
우스 카메노고르스크 2013
소개
1 분석 검토
1.1 증폭기의 분류
1.2 일반 원칙바이폴라 트랜지스터 증폭기 설계
1.5 피드백
2 계산 트랜지스터 증폭기
2.1 한계 매개변수의 평가 및 트랜지스터 선택
2.2 첫 번째 캐스케이드 계산
2.2.1 DC 계산
2.2.2 바이폴라 트랜지스터 증폭기의 동적 계산
2.3 두 번째 캐스케이드 계산
2.3.2 동적 계산
2.4 이미 터 회로에서 커플링 커패시터 및 션트 커패시터의 커패시턴스 계산
결론
서지
부록 A
부록 B
부록 B
부록 D
부록 D
부록 E
부록 G
소개
아날로그 장치가 구현하는 주요 기능 중 하나는 증폭입니다. 트랜지스터는 가장 일반적으로 사용되는 능동 소자입니다.
현재 사용 원칙에 대한 지식 전자 제품증폭, 생성, 전기 신호 변환 및 전자 회로의 분석 및 계산 방법을 마스터하는 것은 마이크로 전자 공학의 발전과 특히 관련이 있습니다.
다양한 증폭 장치가 기술 분야에서 널리 사용됩니다. 현대 전자 증폭기의 특징은 구성할 수 있는 회로가 매우 다양하다는 것입니다.
전자 증폭기는 전기 신호로 표현되는 다양한 정보를 전송하고 처리하는 시스템에서 가장 중요하고 널리 사용되는 장치 중 하나입니다. 전자 증폭기의 고감도, 속도, 소형, 비용 효율성으로 인해 측정 기술, 전기 및 무선 통신, 자동화, 컴퓨터 기술 등에서 널리 사용되었습니다.
증폭단을 사용하여 증가해야 하는 입력 신호의 매개변수에 따라 전압, 전류 및 전력 증폭 단계가 있습니다.
전력 증폭기라고도 하는 전력 증폭기는 전력을 증가시키도록 설계되었습니다. 소리 신호전기 음향 변환기, 헤드폰 및 기타를 자극할 수 있는 수준입니다. 전력 증폭기의 작동 원리는 전원에서 공급되는 전력을 직류에서 교류로 변환하고 증폭기 출력의 파형은 입력의 신호를 완전히 반복한다는 것입니다. 전력 증폭기는 왜곡이 낮아야 합니다. 모든 사운드 재생 컴플렉스의 음질은 주로 파워 앰프의 매개 변수에 따라 다릅니다. 오디오 주파수. 지금까지 트랜지스터화 된 오디오 주파수 전력 증폭기의 많은 변형이 출판되었으며 때로는 매우 높은 품질의 표시기로 구별되지만 사운드 전도 장치의 사운드를 자연에 더 가깝게 가져올 수 있는 새로운 회로 솔루션에 대한 검색 하나는 계속됩니다.
작업의 주요 목표는 트랜지스터 증폭기의 실제 계산, 획득한 이론적 기술의 사회화에 필요한 기술을 습득하는 것입니다.
1. 분석적 검토
1.1 증폭기의 분류
UU는 입력 신호의 전력을 증가(증폭)하도록 설계된 장치입니다. 증폭은 전원의 전력 소비로 인해 능동 소자의 도움으로 발생합니다. CU에서 입력 신호는 전원에서 부하로의 에너지 전달만 제어합니다.
목적에 따라 증폭기는 다음과 같이 나뉩니다.
DC 증폭기(JE),
저주파 증폭기(ULF),
고주파 증폭기(UHF),
선택적 증폭기,
광대역(비디오 증폭기),
충동,
수술실 등
연산 증폭기는 거의 모든 유형의 전기 신호 증폭을 구현하는 데 사용할 수 있기 때문에 다기능 또는 범용 클래스에 속합니다.
현재 전자 증폭 장치의 주요 요소는 트랜지스터입니다.
바이폴라 트랜지스터 증폭기의 일반 설계 원칙
트랜지스터는 입력 전기 신호의 변화로 인해 트랜지스터의 출력 회로의 저항이 변화하는 반도체 장치입니다. 트랜지스터의 이러한 특성은 전자 안정기, 스위치 등에서 전기 신호의 다양한 변환(증폭, 생성, 형상 변환기 등)에 사용할 수 있습니다. 작동 원리, 목적, 전력, 주파수 특성 및 기타 기능이 다른 다양한 트랜지스터가 있습니다.
이 과정 프로젝트는 바이폴라 트랜지스터를 사용합니다 유형 n-p-p, 그리고 두 개의 pn 전환이 있습니다. 그림 1a는 이러한 트랜지스터의 기존 그래픽 및 문자 지정을 보여줍니다. 전기 다이어그램. 그림 1b는 연결 다이어그램을 보여줍니다 외부 요소, 증폭된 입력 전압 발생기(UВХ) 및 전원 공급 장치(+ Un)를 트랜지스터 단자에 연결합니다.
이미 터가 공통이므로 이러한 트랜지스터 연결을 공통 이미 터 (CE) 스위칭 회로라고합니다. 이것은 트랜지스터의 증폭 특성을 최대한 활용하기 때문에 바이폴라 트랜지스터의 주요 스위칭 회로입니다. 덜 자주 사용되는 공통 베이스(OB)와 공통 수집기(OK)를 사용하는 스위칭 방식도 있습니다.
그림 1 - 바이폴라 트랜지스터의 조건부 그래픽 및 문자 지정 n-p-n 입력전기 다이어그램에
트랜지스터의 "컬렉터-이미터" 회로는 콜렉터 부하 저항 P가 연결된 전원 회로이며, "베이스-에미터" 회로는 증폭된 전기 신호가 공급되는 제어 회로라고 합니다.
트랜지스터에 대한 두 번째 Kirchhoff 법칙(그림 16 참조)에 따라 다음과 같이 쓸 수 있습니다.
저것들. 컬렉터 전류 Ik는 베이스 전류 Ib의 값만큼 에미터 전류 Ie보다 작습니다.
OE가 있는 트랜지스터의 스위칭 회로에서 입력 값은 베이스 전류이고 출력 값은 컬렉터 전류입니다.
그림 2 - a) 입력 특성 b) 출력 또는 특성
OE가 있는 회로에서 트랜지스터의 주요 정적 전류-전압 특성(VAC)은 다음과 같습니다.
a) 입력 특성(그림 2, a)
b) 출력 또는 수집기 특성(그림 2, b)
UKE>0에서의 입력 특성은 점차 두꺼워지고 실질적으로 이 값에 의존하지 않습니다. 따라서 UKE = 0V 및 UKE = 3V 또는 UKE = 5V에 대해 두 개의 곡선이 참고서에 제공됩니다.
출력 특성은 IB=0에서 시작하여 동일한 기본 전류 증분에서 서로 대략 등거리입니다. 그러나 미래에는 포화 베이스 전류 IBsat에 접근함에 따라 두꺼워지기 시작합니다. Iv \u003d Ibnas일 때 트랜지스터가 포화됩니다. 완전히 열리고 기본 전류, 즉 키 모드로 들어갑니다.
증폭 모드에서 출력 특성의 작업 영역은 한계로 제한된 영역입니다 유효한 값포화 및 차단 영역(그림 2, b의 사선 참조). 이 영역에서 특성은 거의 선형으로 간주할 수 있으며 트랜지스터는 선형 소자로 간주할 수 있습니다.
트랜지스터의 입력 및 출력 특성(그림 2, a 및 b 참조)은 트랜지스터의 가열 온도에 크게 영향을 받습니다. 온도가 상승하면 동일하게 상승합니다(그림 2, b 참조).
핸드북 제공 전기 매개변수(각 트랜지스터 유형에 대해 최적 또는 공칭) 및 한계 성능 데이터. 첫 번째는 주요 항목으로 다음과 같습니다. OE가 있는 회로의 정적 전류 전달 계수(또는); 경계 응력영국Э; 컬렉터 역전류 IK0; 계수의 제한 주파수 fgr, 즉 계수(또는)가 계수만큼 감소하는 증폭된 신호의 주파수 등
OE가 있는 트랜지스터의 증폭 단계(그림 3). 캐스케이드는 가변 신호만 증폭하도록 설계되었습니다. 증폭기 스테이지의 입력 회로에는 트랜지스터의 베이스와 이미 터 사이에 연결된 모든 요소와 입력 신호 소스(UBX)가 포함됩니다.
그림 3 - OE가 있는 트랜지스터의 증폭 단계
캐스케이드의 출력 회로에는 전원 Un, 제어 소자 트랜지스터 VT 및 저항 R이 포함됩니다. 이러한 소자는 증폭 캐스케이드의 주 회로를 형성하며, 여기서 흐르는 컬렉터 전류 iK로 인해 베이스 전류에 의해 제어됩니다 ib, 증폭 교류 전압회로 Uout의 출력에서. 나머지 요소는 지원 역할을 합니다.
커패시터 CI와 C2가 분리됩니다. CI는 DC 입력 신호 소스 회로에 의한 캐스케이드의 입력 회로 분로를 제거합니다. 이를 통해 먼저 회로 + Un-- Rl을 통해 입력 신호 소스를 통한 DC의 흐름을 배제할 수 있습니다. - 소스의 내부 저항 iv(4는 표시되지 않음), 둘째, 휴지 모드에서 U~Bn 베이스의 전압 독립성을 보장합니다. 입력 신호가 없을 때 u=0, 입력 신호 소스의 내부 저항. 커패시터 C2의 목적은 전압의 가변 성분만 부하 회로에 전달하는 것입니다.
저항 R1 및 R2는 캐스케이드의 나머지 모드를 설정하는 데 사용됩니다. 바이폴라 트랜지스터는 전류에 의해 제어되기 때문에 OE 회로에 따라 연결된 트랜지스터의 입력 저항이 작기 때문에 컬렉터 회로 G(그림 2, a 참조)의 대기 전류는 해당 값에 의해 설정됩니다. 증폭 모드에서 트랜지스터에 의해 도입된 신호 베이스 전류. 이 요구 사항은 나머지 지점 P(그림 2, a 및 b 참조)가 트랜지스터의 입력 및 출력 특성의 선형 섹션 중간에 있는 경우 충족됩니다. 트랜지스터의 노화 또는 외부 방해 요인의 영향 동안 휴지 지점의 위치가 실질적으로 변경되지 않은 상태로 유지되려면 분배기 R1-R2의 전류 I가 필요한 대기 전류보다 8 ... 10배 커야 합니다. 기본 Ibp.
Resistor Re는 온도 변화에 따라 캐스케이드의 나머지 모드를 안정화하도록 설계된 네거티브 피드백 요소입니다. 커패시터 Ce는 저항 R을 따라 교류, 따라서 가변 구성 요소에 대한 캐스케이드에서 부정적인 피드백의 표현을 배제합니다.
Se가 없으면 캐스케이드 이득이 감소합니다.
캐스케이드 입력에 변화하는 입력 전압이 가해질 때 증폭 모드에서 캐스케이드의 동작을 고려하십시오.
이 경우 전압 Ube와 전류 ib는 진폭 Uinhm과 트랜지스터의 입력 특성 유형에 의해 결정되는 특정 한계 내에서 변경되기 시작합니다. 또한, 이러한 변화는 정지점 P에 대해 발생합니다(그림 2, a 및 b 참조). 트랜지스터의 출력 특성에 따라 컬렉터 전류 r도 변경되며 그 순간 값은 전압에 의해 결정됩니다. 캐스케이드 작동 모드에 대한 추가 분석을 위해 비선형 계산을 위한 그래픽 분석 방법을 사용할 필요가 있습니다. 전기 회로, 트랜지스터는 일반적으로 비선형 요소이기 때문에.
나머지 모드에 대한 2차 Kirchhoff 법칙에 따라 방정식을 작성합니다. 전류 및 전압의 일정한 구성 요소의 경우 : 전원 Un에서 저항 R1을 통해 흐르는 rest rgn (그림 2, a 참조). R2와 함께 저항 R1은 저항 R2에 할당된 일부가 Ubp 값과 동일한 공급 전압 분배기 U를 형성합니다(그림 2, a 참조). 값의 선택은 입력 모양의 최소 왜곡 요구 사항에 의해 결정됩니다.
값은 중요하지 않으므로 분석을 단순화하기 위해 무시할 수 있으며 다음 방정식을 얻습니다.
식 (5)는 좌표 Ik와 Uke에서 직선의 방정식, 즉 트랜지스터의 출력 특성. 좌표 IK와 Uke에서 이 방정식에 따라 구성된 선을 직류 캐스케이드의 부하 선이라고 합니다(그림 2, b의 직선 참조). 이 선과 I6p에 해당하는 특성의 교차점, 즉 포인트 P는 직류 캐스케이드의 작동 모드를 결정합니다.
증폭 모드에서 작동 지점은 지점 P에 대해 부하 라인을 따라 이동하여 컬렉터 전류 ik 및 전압 UKE의 가변 구성 요소를 결정합니다. 분리 커패시터 C2가 있기 때문에 전압 UKE의 가변 성분만 캐스케이드의 출력 단자에 할당되며, 이는 캐스케이드의 출력 전압입니다. 그래픽 분석은 다음을 보여줍니다. 출력 전압 Uout 및 입력 Uin은 역위상입니다. OE 회로에 따라 연결된 트랜지스터의 단일 증폭 단계는 입력 전압에 대해 출력 전압의 위상을 180 °만큼 이동시킵니다. 이것은 이러한 캐스케이드의 주요 속성 중 하나입니다.
모든 증폭기의 주요 지표는 이득 - 입력에 대한 출력 신호의 비율과 같은 값입니다.
기본 전류 증폭 계수 h21e, 정적 모드에서 OE가 있는 스위칭 회로용 트랜지스터는 다음과 같습니다.
h21e=v = Ik / Ib, Uke= const (6)
1.3 진폭 및 진폭-주파수 특성
증폭 단계의 주요 특성은 진폭과 진폭 주파수(AFC)입니다. 진폭 특성은 진폭의 의존성을 결정하거나 유효 가치입력 신호의 일정한 주파수에서 입력 전압의 진폭 또는 유효 값에 대한 출력 전압의 정현파 입력 신호. 이 특성의 대략적인 보기가 그림 5에 나와 있습니다. 선형 종속성 Uout과 Uin 사이(섹션 1-2)는 나머지 포인트 P에 대한 트랜지스터의 입력 특성에 대한 동작 포인트의 이동이 선형 섹션을 따라 수행될 때까지 유지됩니다(그림 2의 포인트 P 부근 , b). Uin>Uin2에서는 트랜지스터의 전류-전압 특성의 비선형성으로 인해 진폭 특성의 선형성이 위반됩니다.
그림 4 - 트랜지스터의 비선형 전류-전압 특성
이것은 입력 신호 모양에 대한 출력 신호 모양의 왜곡으로 이어집니다. 소위 비선형 왜곡. 고조파 왜곡은 모든 형태의 입력 신호에서 발생할 수 있습니다. 그것들은 입력 신호의 진폭, 트랜지스터의 입력 및 출력 특성에 대한 정지점의 위치 및 이러한 특성의 유형에 따라 달라집니다.
증폭기의 진폭-주파수 특성(AFC)은 입력 신호의 일정한 값에서 증폭된 신호의 주파수에 대한 이득 계수 K의 의존성입니다. 커플링 커패시터가 있는 증폭기에 대한 일반적인 견해, 즉 그림 5에 표시된 커패시터 결합.
그림 5 - 커플링 커패시터가 있는 증폭기의 주파수 응답에 대한 일반적인 보기
AFC의 비선형성은 매개변수가 주파수에 따라 달라지는 요소(특히 커패시터 및 트랜지스터)의 증폭기 회로에 존재하기 때문입니다. 주파수 응답을 통해 선형이라고 하는 주파수 왜곡을 판단할 수 있습니다. 이러한 왜곡은 입력 신호가 복잡한 모양을 갖고 서로 다른 주파수와 진폭을 갖는 고조파 성분의 합으로 표현될 수 있는 경우 발생합니다. 다른 이득으로. 그림 6을 분석하면 일정한 KV0를 갖는 중간 주파수 범위가 있음을 알 수 있습니다.
연구 중인 증폭 단계를 포함하는 저주파 증폭기의 경우 중간 주파수 범위는 대략 500 ... 1000 Hz 범위입니다. 저주파 및 고주파수 범위에서 이득이 감소합니다(저주파수 및 고주파수에서 이득 감소, 즉 주파수 응답의 소위 "막힘"이 있음).
증폭기가 주어진 이득 값을 제공하는 증폭기의 주파수 범위를 대역폭이라고 하며, 이는 주어진 주파수(선형) 왜곡 수준에서 이득의 낮은 fH 및 상위 fa 컷오프 주파수를 결정합니다. 일반적으로 통과 대역의 차단 주파수에서 이득 값은 KVo /v2입니다. 범위에서 "차단" 주파수 응답 저주파(LF)는 절연 커패시터 CI, C2 및 커패시터 Ce의 영향 때문입니다. 일반적으로 이러한 커패시터의 커패시턴스는 통과대역의 주파수 범위에서 저항 xC = 1/uC가 무시할 수 있고 커패시터에 걸친 전압 강하가 무시될 수 있도록 선택됩니다. 증폭 된 신호의 주파수가 감소하면 리액턴스 xc가 증가하여 전압 강하가 증가하고 결과적으로 절연 커패시터 C1 및 C2의 입력 신호 일부가 손실됩니다. 커패시터 Ce의 션트 효과도 약화되어 교류에 대한 네거티브 피드백의 영향이 증가하고 캐스케이드의 이득이 감소합니다.
고주파에서 주파수 응답의 "차단"은 트랜지스터 이득(주파수에 대한 5), 트랜지스터의 전극간 커패시턴스(특히 베이스와 컬렉터 사이의 커패시턴스)의 존재에 기인하며, 그 영향 해당 항목을 차단하는 것입니다. p-p-전환클수록 증폭된 신호의 주파수가 높아집니다.
1.4 개별 증폭단 간의 통신 유형
개별 증폭 단계 간의 연결 유형은 다음과 같이 구분할 수 있습니다. 갈바닉(직접); 용량성(RC0 체인 사용); 변신 로봇; 주파수 종속 회로 사용; 광 커플러.
상대적으로 저주파 증폭기의 경우 첫 번째 및 두 번째 유형의 결합이 더 자주 사용됩니다. 세 번째는 다음으로 인해 덜 자주 사용됩니다. 큰 치수변압기, 초소형화 불가능, 높은 비용, 제조 복잡성, 비선형 왜곡 증가. 네 번째 유형은 선택 증폭기를 만드는 데 사용되며 다섯 번째 유형은 비교적 드물게 사용되며 낮은 작동 주파수에서 좋은 신호가 필요한 특수한 경우에만 사용됩니다. 갈바니 절연캐스케이드 사이.
1.5 피드백
실제로 피드백(OS) 없이 증폭기는 사용되지 않습니다. 피드백은 출력 회로에서 입력 회로로 전기 신호 전력을 전송하는 것입니다.
그림 6은 OS가 있는 증폭기의 블록 다이어그램을 보여줍니다. 여기서 이득 K가 있는 증폭기 출력의 전기 신호는 전달 계수 r이 있는 OS 링크를 통해 증폭기의 입력으로 피드백됩니다. OS 링크는 선형, 비선형, 주파수 종속 및 기타 요소 또는 전체 장치를 포함할 수 있습니다.
존재 전선 OS 자격.
피드백 링크 후의 전기 신호가 출력 전압에 비례하면 증폭기는 전압 피드백을 사용합니다. 피드백 링크의 출력 신호가 출력 회로의 전류에 비례하면 전류 피드백이 사용됩니다. 조합 OS도 가능합니다.
피드백의 영향은 증폭기 입력에서 직접 결과 신호의 증가 또는 감소로 이어질 수 있습니다. 첫 번째 경우 OS는 양수라고 하고 두 번째 경우에는 음수라고 합니다(증폭기 입력의 신호는 더하거나 뺍니다).
OS 신호를 증폭기의 입력 회로에 도입하는 방법에 따라 직렬 및 병렬 피드백이 구별됩니다. 첫 번째 경우에는 OS 링크 출력의 전압이 입력 신호 소스의 전압과 직렬로 연결됩니다(그림 7, a). 두 번째 경우에는 병렬로 연결됩니다(그림 7, 6).
그림 7 - a) 직렬 피드백
b) 병렬 피드백
증폭기는 주로 네거티브 피드백(NFB)을 사용하며 이를 도입하면 증폭기의 거의 모든 특성을 개선할 수 있습니다. 그림 8a는 직렬 네거티브 전압 피드백으로 덮인 증폭기를 보여줍니다. 이러한 증폭기의 특성을 추정해 보겠습니다.
OOS는 대역폭(그림 8, a)과 진폭 특성의 선형 섹션(그림 8, b)을 확장하여 선형 및 비선형 왜곡을 모두 감소시킵니다.
그림 8 a) - 대역폭 b) - 진폭 특성의 선형 단면
1.6 구조 도표
설계된 증폭기의 경우 전압 분배기가 포함된 회로를 사용하여 용량성 요소(커패시터)를 분리하는 것이 좋습니다.
전압 분배기는 베이스에서 전압을 바이어스하도록 설계되었습니다. 분배기는 저항 Rb1 및 Rb2로 구성됩니다. 저항 Rb1은 컬렉터 저항 Rk와 병렬로 정전압원 Ek의 양극 접점에 연결되고, Rb2는 베이스 브랜치와 정전압원 Ek의 음극 접점 사이에 연결됩니다.
절연 커패시터는 전류 신호의 일정한 성분을 차단하는 데 사용됩니다(즉, 이러한 요소의 기능은 DC). 그들은 증폭기의 단계 사이, 신호 소스와 단계 사이, 증폭기의 마지막 단계와 부하(증폭된 신호의 소비자) 사이에 위치합니다.
또한 이미 터 안정화 회로에는 커패시터가 사용됩니다. 그들은 이미 터 저항 Re와 병렬로 연결됩니다. 이미 터 저항에서 신호의 가변 구성 요소를 전환하는 역할을 합니다.
신호 소스에서 증폭기의 첫 번째 단계까지 공급됩니다. 약한 신호, 전원에서 수신되는 일정한 공급 전압으로 인해 트랜지스터에서 증폭됩니다. 다음으로 여러 번 증폭된 신호두 번째 단계의 입력으로 들어가고 공급 전압을 통해 원하는 신호 레벨로 증폭된 후 소비자(이 경우 부하)로 전송됩니다.
2단 증폭기의 작동 원리는 그림 9에 나와 있습니다.
그림 9 - 2단 증폭기의 구조도
에 따라 트랜지스터 증폭기를 계산해 봅시다. 주어진 매개변수다음 단락에서.
2. 트랜지스터 증폭기의 계산
2.1 계산 사양 및 특성
저전력 저주파 증폭기 설계를 위한 기술적 조건 및 특성은 코스 프로젝트(옵션 1)의 개별 작업에 따라 선택됩니다.
표 1은 바이폴라 트랜지스터에서 저주파 증폭기 단을 계산하기 위한 데이터를 보여줍니다. 공통 이미 터가있는 트랜지스터 증폭기 단계의 다이어그램이 그림 9에 나와 있습니다.
표 1 - 계산을 위한 변형 데이터
|
옵션 번호 |
Eu, V Umax in |
|||||||
명칭:
Um out, V - 증폭기 출력 전압의 진폭 값.
Um in, V - 입력 신호 소스의 전압 진폭 값.
Ek는 컬렉터 회로의 정전압 소스의 전압입니다.
R 및 - 신호 소스의 내부 저항(발생기의 내부 저항);
Rn - 증폭기 부하 회로의 저항;
Fн Fв - 증폭된 주파수 범위;
Mv \u003d Mn - 주파수 왜곡 계수;
toocr,оС - 증폭기의 작동 온도.
그림 9 - 공통 이미 터가있는 트랜지스터 증폭기 단계의 구성표
증폭기 단계의 계산은 세 단계로 수행됩니다.
캐스케이드 동작의 제한 매개변수 평가 및 트랜지스터 선택;
DC 계산;
AC 계산.
2.2 한계 평가 및 트랜지스터 선택
트랜지스터의 제한 매개변수는 다음과 같습니다.
1) Ukemax = 1.2 * Ek 비율에서 선택되는 트랜지스터의 컬렉터와 이미 터 사이의 최대 전압이며 우리의 경우 다음과 같습니다.
우케마? 1.2 R11= 13.2V
트랜지스터의 선택은 전압 Ukemax 및 최대 주파수에프엠. 트랜지스터 선택 n-p-n 입력큰 정적 전류 이득 h21로 (참고서에서 계산하기 위해 우리는 최소값이 비율).
조건에 따라 KT315B 트랜지스터가 적합합니다. 명세서, 부록 A에 나와 있습니다.
2.3 첫 번째 캐스케이드의 계산
2.3.1 DC 계산
디자인할 때 그래픽 분석 계산 방법을 사용합니다. 트랜지스터 DC 모드는 증폭기의 모든 기술 및 경제적 매개변수를 결정합니다. 우선, 트랜지스터의 입력 및 출력(컬렉터) 회로의 전류 및 전압에 대한 동작점을 선택합니다. 정전류 모드는 저항 Rb1, Rb2, Re, Rk에 의해 제공되며 반드시 찾아야 합니다.
입력에서 트랜지스터의 동작점을 선택합니다. 볼트-암페어 특성(부록 B), 우리는 P로 표시합니다. 이 점은 트랜지스터 베이스의 정전류 - Ibp 및 베이스와 이미 터 - Ubep 사이의 전압에 해당하며 각각 다음과 같습니다.
Ibp = 0.19mA
전압 축 Ube에서 최소 Ubemin 및 최대 Ubemax 전압 값을 결정하고 양쪽에 Umin과 동일한 세그먼트를 따로 설정합니다. 얻은 값에서 그래프 곡선과의 교차점에 수직으로 그리고 그래프와의 교차점에서 기본 현재 축 Ib까지 그립니다. 축과의 교차점 값은 각각 Ibmin 및 Ibmax와 같습니다.
트랜지스터의 출력 특성 그래프(부록 B)에서 동작점의 위치를 결정합니다. 컬렉터의 대기 전류는 다음과 같습니다.
Ikp \u003d h21e * Ibp \u003d 50 * 0.19 \u003d 9.5mA.
축 Ik의 점 Ikp에서 기본 전류 계열의 일부 분기와의 교차점까지 수평선을 그립니다. 이것은 컬렉터 회로의 나머지 지점 P가 됩니다.
전압 Uke의 수평 축에 수직으로 낮추면 컬렉터 작동 전압 Ucap = 9V의 정지점을 얻습니다.
기본 전류 분기 Ibp에 있는 두 점 중 하나가 P인 정하중 직선을 작성해 보겠습니다. 두 번째 점은 전압 Uke의 수평 축에 표시되며 공급 전압 Ek와 같습니다. (부록 B)
부하 라인을 구축하고 컬렉터 전류의 축과 교차할 때 Ikz = 25mA 지점을 얻습니다. 이것은 트랜지스터(점퍼)가 단락된 상태에서 컬렉터 회로에 흐르는 전류의 의미를 갖는 포인트입니다.
1) 저항 Re는 캐스케이드 작동 모드의 열 보상을 위한 것이며 공식에 의해 계산됩니다.
우레 \u003d 0.1Ch15 \u003d 1.5V,
Re \u003d 1.5 / (9.5 * 10-3) \u003d 158 Ohm.
2) 저항 Rb1 및 Rb2의 저항 계산.
저항 Rb1 및 Rb2를 계산하려면 저전력 단계에서 기본 전류의 8-10배인 분배기 전류 Id를 선택하는 것이 좋습니다.
ID \u003d 10 * Ibp \u003d 10 * 0.19 \u003d 1.9mA
Id * Rb2 \u003d Ube + Re * Ikp 따라서 Rb2 = (Ube + Re * Ikp) / Id
Rb2 \u003d (0.5 + 1.5) / 1.9 * 10-3 \u003d 1053 Ohm;
그러면, Rb1 = (Ek - Id * Rb2) / Id.
Rb1 \u003d (11 -1.9 * 10-3 * 1053) / (1.9Ch10-3) \u003d 4736 옴
3) 저항 Rk의 계산
Ik \u003d Ek / (Rk + Re)이면 여기에서 우리는
Rk \u003d Ek / Ikz - Re
Rk \u003d 11 / 25 * 10-3 - 158 \u003d 282 옴
따라서 저항 Rk 및 Re, Rb1 및 Rb2가 발견됩니다.
2.3.2 캐스케이드의 동적 계산
다음 공식을 사용하여 주어진 기술적 조건 및 특성에서 이론적인 전압 이득을 계산합니다.
Ku=14B/0.05B=280;
Rb \u003d (4736 * 1053) / (4736 + 1053) \u003d 861.463 옴
요구 = (Ri Rb)/(Ri + Rb),
요구 = (100*861.5)/(100+861.5) = 89.6옴
Ueq = (Ei Rb)/(Ri + Rb)
Ueq = (0.05 * 861.5) / (100 + 861.5) = 0.045V
Ubdmin \u003d Ubep - Ueq \u003d 0.5-0.045 \u003d 0.455V;
Ubdmax \u003d Ubep + Ueq \u003d 0.5 + 0.045 \u003d 0.545V.
입력 전압의 동적 값에 따라 해당 동적 입력 전류는 입력 I-V 특성에서 발견됩니다
Ibadmin = 0.17mA;
Ibdmax = 0.20mA.
\u003d (RnChRk) / (Rn + Rk) \u003d (4500Ch282) / (4500 + 282) \u003d 265.37 옴.
Ikd \u003d Ek / Rґn
Ikd \u003d 11 / 265.37 \u003d 0.041A 또는 41mA
부록 B의 실제 부하 동적 범위는 기본 전류 Ibd1 및 Ibd2의 두 분기 내에 있습니다. 출력 전압 변경 범위도 변경되며 동적 부하 라인에 따라 Ukd1 = 5.5V 및 Ukd2 = 7V가 됩니다.
K \u003d (Ukd2 - Ukd1) / (2 Eu)
K \u003d (7-5.5) / (2 * 0.05) \u003d 15.
Uout=(Ukd2-Ukd1)/2
Uout = 0.75V
2.3 두 번째 캐스케이드 계산
2.3.1 DC 계산
첫 번째 트랜지스터를 선택할 때 설명한 것과 동일한 매개 변수에 따라 두 번째 트랜지스터를 선택합니다. 조건에 따라 KT807B 트랜지스터가 적합하며 기술적 특성은 부록 D에 나와 있습니다.
정전류 모드는 저항 Rb1, Rb2, Re, Rk에 의해 제공되며 반드시 찾아야 합니다.
직류의 작동 모드는 각각 부록 E와 E에 나와 있는 입력 및 출력 CVC(볼트-암페어 특성)에 따라 결정됩니다. 그래프 분석 계산은 첫 번째 캐스케이드 계산에 사용된 알고리즘에 따라 수행됩니다.
입력 및 출력 전류-전압 특성에서 다음 데이터를 찾습니다.
저항을 계산해 봅시다.
1) 저항 Re2는 캐스케이드 작동 모드의 열 보상을 위한 것이며 다음 공식으로 계산됩니다.
우레 \u003d 0.1Ch15 \u003d 1.5V,
Re2 \u003d 1.5 / (0.3) \u003d 5옴.
2) 저항 Rb3 및 Rb4의 저항 계산.
저항 Rb3 및 Rb4를 계산하려면 기본 전류의 8-10배인 저전력 단계에서 분배기 전류 Id를 선택하는 것이 좋습니다.
ID \u003d 10 * Ibp \u003d 10 * 10 \u003d 100mA
그런 다음 기본 전류 Ibp를 알고 Kirchhoff의 두 번째 법칙을 사용하여 다음을 작성할 수 있습니다.
Id * Rb4 \u003d Ube + Re * Ikp 따라서 Rb4 \u003d (Ube + Re2 * Ikp) / Id
Rb4 \u003d (0.65 + 5 * 0.3) / 0.1 \u003d 21.5 Ohm;
Kirchhoff의 법칙에 따르면 Rb3 \u003d (Ek - Id H Rb4) / Id \u003d (11 - 0.1 * 21.5) / 0.1 \u003d 88.5 Ohm
3) 저항 Rk2의 계산
정적 부하 라인에서 저항 Rk2를 찾습니다.
부하선과 세로좌표 Ik의 교차점은 트랜지스터가 단락된 컬렉터 회로에 흐르는 전류(Ikz)를 의미합니다. 전류 Ikz의 숫자 값은 출력 CVC KT807B에서 찾을 수 있습니다. 여기서 Ikz = 0.85A입니다.
Ikz \u003d Ek / (Rk2 + Re2)이면 여기에서 얻을 수 있습니다.
Rk2 \u003d Ek / Ikz - Re2
Rk2 \u003d 11 / 0.85 - 5 \u003d 7.94 옴
따라서 저항 Rk2 및 Re2, Rb3 및 Rb4가 발견됩니다.
동적 캐스케이드 계산
다음 단계는 캐스케이드의 동적 계산입니다.
공식에 따라 입력 전류 Rb의 가변 구성 요소의 기본 회로의 등가 저항 값을 찾으십시오.
R "b \u003d (88.5 * 21.5) / (88.5 + 21.5) \u003d 17.29
등가 입력 전압 발생기의 저항은 다음 공식으로 계산됩니다.
요구 = (Ri Rb)/(Ri + Rb),
요구 = (100 * 17.29) / (100 + 17.29) = 17.74옴
입력에서 등가 발전기의 전압은 다음 공식으로 계산됩니다.
Ueq = (예: Rb)/(Ri + Rb)
동등 \u003d (0.65 * 17.29) / (100 + 17.29) \u003d 0.1V
이 전압은 신호 소스의 전압보다 낮으며 트랜지스터의 입력 특성을 사용하여 먼저 다음 공식을 사용하여 입력 전압의 최소 및 최대 동적 값을 결정해야 합니다.
Ubdmin \u003d Ubp - Ueq \u003d 0.55V;
Ubdmax \u003d Ubp + Ueq \u003d 0.75V
입력 전압의 동적 값에 따라 해당 동적 입력 전류는 입력 I–V 특성에서 찾을 수 있습니다.
Ibdmin = 5mA;
Ibdmax = 30mA
다음 단계는 캐스케이드의 출력 동적 매개변수를 찾는 것이며, 우선 다음 식에서 찾을 수 있는 컬렉터 부하의 총 저항을 찾는 것입니다.
\u003d (RnChRk2) / (Rn + Rk2) \u003d (4500Ch7.94) / (4507.94) \u003d 7.92 옴.
컬렉터 회로의 저항은 교류 신호에 따라 변하기 때문에 트랜지스터의 출력 I-V 특성의 두 지점을 따라 흐르는 동적 부하 라인을 다시 계산하고 구축해야 합니다. 첫 번째 포인트는 정적 모드(포인트 P)와 동일하게 유지됩니다. 두 번째 점(가상)은 세로 좌표 Ik에 있어야 하며 다음 공식을 사용하여 계산할 수 있습니다.
Ikd \u003d Ek / Rґn
Ikd \u003d 11 / 7.92 \u003d 1.38A
실제 부하 동적 범위는 기본 전류 Ibd1 및 Ibd2의 두 분기 내에 있습니다. 출력 전압 범위도 변경되며 동적 부하 라인에 따라 Ucd1 = 4.9V 및 Ucd2 = 12V가 됩니다.
그런 다음 캐스케이드의 실제 이득은 다음 식에서 결정됩니다.
K \u003d (Ukd2 - Ukd1) / (2 Eu)
K \u003d (12-4.9) / (2 * 0.05) \u003d 71.
실제 스테이지 이득과 전압 이득 K 비교 실제 이득을 계산해 보겠습니다. Kp \u003d 71H15 \u003d 1065; 캐스케이드의 실제 게인과 전압 게인 Kp>Ku(1065>280) => 2단으로 증폭하면 충분함을 비교해보자. 2.3 이미 터 회로에서 커플링 커패시터 및 션트 커패시터의 커패시턴스 계산 단간 연결 Ср1, Ср2의 커패시턴스는 센서와 첫 번째 캐스케이드 사이, 나아가 전체 증폭 경로를 따라 각 캐스케이드 사이의 갈바닉 절연(직류에 의한 캐스케이드 사이의 영향 제거)을 위한 것입니다. 커패시턴스 Ce는 증폭 단계에서 교류에 대한 피드백을 배제하도록 설계되었습니다. 이러한 용량의 계산은 다음 공식에 따라 수행됩니다. 두 번째 단계의 경우(첫 번째 단계와 동일한 공식에 따라): 결론 과정 프로젝트 과정에서 회로도가 선택되었으며 지정된 기술적 특성을 가진 2단 증폭기의 모든 요소가 계산되었습니다. 증폭기 회로로 n-p-n 유형 전도성을 위한 공통 이미 터가 있는 바이폴라 트랜지스터를 켜기 위한 표준 회로가 채택되었습니다. 전류 증폭기, 클래스 "A" 모드. 실리콘 저전력 고주파 에피택셜 평면 n-p-n 증폭 트랜지스터 KT312B 및 KT807B. 개발된 2단 증폭기는 코스 프로젝트의 주어진 조건을 충족합니다. 서지 Zaitsev: A.V. 골로메도프. - M .: 라디오 및 통신, KubK-a 1994. - 384 p., ill. 코르네프 V.A. 코스 프로젝트에 대한 체계적인 지침. EKSTU, 2010. 반도체 장치. 저전력 트랜지스터./A.A. Lavrenenko V.Yu. 반도체 장치 핸드북. 9판 개정판. K. Technique, 1980. - 464 p.; 아픈. Moskatov E. A. 반도체 장치 핸드북. 판 2. - Taganrog, 219 p., ill. 전기 공학 및 전자의 기초에 대한 참조 매뉴얼. / 에드. A.V. 네투실라. 모스크바: Energoatomizdat, 1995. 전기 공학 및 전자의 기초. / 에드. O.P.Gludkina, B.P.Sokolova. M.: 더 높아요. 학교, 1993. Tsykin G.S. 증폭 장치. - M.: 커뮤니케이션, 1971. 나사로프 S.V. 트랜지스터 전압 조정기. - 남 : 에너지, 1980. 치키나 L.V. 전자 증폭기. - M.: 라디오 및 통신, 1982. 루덴코 V.S. 변환 기술의 기본. - 남: 1980년 고등학교. 트랜지스터 증폭기의 유형, 지정 및 일치 회로 분석에 사용되는 트랜지스터 증폭기 설계의 주요 작업. 정적 특성, 트랜지스터 및 증폭기의 차동 매개변수, 증폭기의 피드백. 초록, 2010년 4월 1일 추가됨 사용된 트랜지스터의 특성. 전원 공급 장치 회로 구성, 작동 모드 안정화, 부하 라인. 등가 회로의 값 결정, 경계 및 제한 주파수, 부하 저항, 증폭 단계의 동적 매개 변수. 학기 논문, 2010년 6월 9일 추가됨 트랜지스터 증폭기의 설계. 증폭기의 매개변수를 개선할 때 로컬 및 일반 네거티브 피드백의 적용 형태. 전이 및 차단 커패시터의 커패시턴스 분석. 예비 단계의 입력 저항의 본질. 학기 논문, 2008년 12월 22일 추가됨 바이폴라 트랜지스터를 기반으로 한 저주파 증폭기의 특성 및 작동 원리 특성. 제어된 펄스 반복 속도로 직사각형 발진기를 설계하고 계산하는 기본 방법. 전원 공급 장치 스케치. 학기 논문, 2008년 12월 20일 추가됨 연속 및 펄스 신호 증폭기의 주파수 및 시간 특성. 증폭기의 선형 및 비선형 왜곡. 선택 및 다단 증폭기의 주요 매개변수에 대한 연구. 바이폴라 트랜지스터에서 캐스케이드 증폭. 테스트, 2015년 2월 13일 추가됨 연산 증폭기: 개념 및 매개변수. 증폭기의 매개변수 및 특성에 대한 피드백의 영향. 바이폴라 트랜지스터의 증폭 단계 계산. Elektronik Workbench 프로그램을 사용한 회로 시뮬레이션. 트랜지스터 선택. 학기 논문, 2014년 1월 20일 추가됨 가변 커패시터를 사용하여 회로의 공진 주파수를 변경합니다. 커패시터 설계를 위한 설계 개요 및 방향 선택. 전기 및 설계 매개변수 계산, 커패시턴스 온도 계수 계산. 학기 논문, 2010년 3월 14일 추가됨 자기 발진기의 계산, 비선형 변환기의 출력에서 신호 스펙트럼, 두 번째 및 세 번째 고조파에 대한 전기 필터. 스케일 계산, 디커플링 및 출력 증폭기. 저항, 증폭기, 커패시터, 트랜지스터의 사양. 학기 논문, 2015년 5월 28일 추가됨 전자 증폭기의 개념, 작동 원리. 전자 증폭기의 유형, 특성. 증폭기의 피드백 유형과 전자 회로 작동에 미치는 영향. 바이폴라 트랜지스터 기반 전자 증폭기 분석. 학기 논문, 2011년 7월 3일 추가됨 진동 회로의 요소로서 가변 커패시터의 기능. 커패시터 설계를 위한 설계 개요 및 방향 선택. 전기 및 설계 매개변수 계산, 커패시턴스 온도 계수 계산. 시베리아 주립 자동차 및 도로 아카데미 APP 및 E학과 코스 프로젝트 "트랜지스터 증폭기의 계산 공통 이미 터가있는 계획에 따라" 분야: "전기 공학" 옵션-17 완성: 예술. 그르. 31AP 치구레프 S.V. 확인자: Denisov V.P. 1. 기본 개념 2. OE와 함께 계획에 따라 요소의 목적과 증폭 단계의 작동 원리 3. 직무 배정 4. OE 방식에 따라 트랜지스터 증폭기를 계산하는 절차 서지 목록 1. 기본 개념 증폭기는 자동화 시스템 및 무선 회로에 사용되는 가장 일반적인 전자 장치 중 하나입니다. 증폭기는 예비 증폭기(전압 증폭기)와 전력 증폭기로 구분됩니다. 진공관 증폭기와 같은 트랜지스터 전치 증폭기는 하나 이상의 증폭 단계로 구성됩니다. 동시에 모든 증폭기 단계에는 공통 속성이 있으며 그 차이는 양적일 수 있습니다. 다른 전류, 전압, 저항기, 커패시터 등의 다른 값. 전치 증폭기 단계의 경우 저항 회로(가감 저항기-용량 결합 포함)가 가장 일반적입니다. 입력 신호를 적용하고 출력 신호를 얻는 방법에 따라 증폭 회로는 다음과 같은 이름을 받았습니다. 1) 공통 OB 베이스 사용(그림 1, a); 2) 공통 컬렉터 OK(이미터 팔로워)(그림 1, b) 3) 공통 이미 터 - OE (그림 1, c). 가장 일반적인 것은 OE가 있는 계획입니다. 프리 앰프의 OB 회로는 드뭅니다. 에미터 팔로워는 3개의 회로 모두에서 가장 큰 입력과 가장 작은 출력 임피던스를 가지므로 증폭기의 첫 번째 단계로 고저항 컨버터와 함께 작업할 때뿐만 아니라 저저항 부하 저항과 정합할 때 사용됩니다. 테이블에서. 도 1은 다양한 트랜지스터 스위칭 회로의 비교를 제공한다. 1 번 테이블 2. OE와 함께 계획에 따라 요소의 목적과 증폭 단계의 작동 원리 OE 트랜지스터에서 증폭기 스테이지 회로를 구현하기 위한 많은 옵션이 있습니다. 이것은 주로 캐스케이드의 나머지 모드를 설정하는 특성 때문입니다. 증폭 캐스케이드의 기능과 개별 부품에 캐스케이드를 구현하는 데 가장 많이 사용되는 그림 2의 회로 예를 살펴보겠습니다. 회로의 주요 요소는 전원 공급 장치입니다. 저항기 저항기 부정적인 피드백의 징후와 전류에 대한 안정화 효과 트랜지스터 증폭기 증폭기는 가장 일반적입니다. 자동화 시스템 및 무선 시스템에 사용되는 전자 장치. 증폭기는 예비 증폭기(전압 증폭기)와 전력 증폭기로 구분됩니다. 진공관 증폭기와 같은 트랜지스터 전치 증폭기는 하나 이상의 증폭 단계로 구성됩니다. 동시에 모든 증폭기 단계에는 공통 속성이 있으며 그 차이는 양적일 수 있습니다. 동일한 전류, 전압, 저항, 커패시터 등의 다른 값. 사전 증폭 단계의 경우 저항 회로(가감 저항기-용량 결합 포함)가 가장 많이 사용되었습니다. 입력 신호를 공급하고 출력을 얻는 방법에 따라 증폭 회로는 다음과 같은 이름을 받았습니다. 1. 공통 이미터 사용 - OE(오류: 참조 소스를 찾을 수 없음1). 2. 공통 기반 - ABOUT(오류: 참조 소스를 찾을 수 없음). 3. 공통 컬렉터 사용(이미터 팔로워) - OK(오류: 기준 소스를 찾을 수 없음3). 가장 일반적인 것은 전력 측면에서 가장 높은 신호 증폭을 제공하는 OE 캐스케이드 회로입니다. 프리 앰프의 OB 회로는 드뭅니다. 에미터 팔로워는 3개의 회로 모두에서 가장 큰 입력과 가장 작은 출력 임피던스를 가지므로 이 기능을 사용하면 앰프의 특정 부분을 일치시켜 증폭 품질을 향상시킬 수 있는 경우에 사용됩니다. OE가 있는 증폭 단계를 고려하십시오. 증폭기 캐스케이드를 계산할 때 일반적으로 다음이 알려져 있습니다. 1) R n - 계산된 캐스케이드가 작동해야 하는 부하 저항. 유사한 캐스케이드도 부하가 될 수 있습니다. 2) 나는 n.m - 부하 전류의 진폭에 필요한 값; 3) 허용 주파수 왜곡; 4) 작동 온도 범위; 5) 대부분의 경우 컬렉터 회로의 전원 공급 장치 전압이 제공됩니다. 계산 결과 다음을 결정해야 합니다. 1) 트랜지스터 유형; 2) 선택된 트랜지스터의 동작 모드; 3) 캐스케이드 매개변수; 4) 모든 회로 요소(저항, 커패시터)의 값, 매개변수 및 유형. 증폭기 계산
트랜지스터 저주파 전압 증폭기의 캐스케이드 계산
가변 저항 용량 결합 포함
계산 순서는 OE 회로(공통 이미 터)에 따라 연결된 트랜지스터에 대해 제공됩니다. 도 1은 증폭기 스테이지의 도면이다. 초기 데이터: 1) 캐스케이드 출력의 전압 유 아웃엠(부하 전압); 2) 부하 저항 아르 자형 N ;
3)
낮은 차단 주파수 에프 N; 4) 저주파 영역에서 캐스케이드의 주파수 왜곡 계수의 허용 값 중 N; 5) 전원 전압 이자형 피 . 결정: 1) 트랜지스터 유형; 2) 트랜지스터 동작 모드; 3) 컬렉터 부하 저항 아르 자형 케이 ;
4) 이미 터 회로의 저항 아르 자형 이자형 ;
5) 전압 분배기 저항 아르 자형 1
그리고 아르 자형 2
트랜지스터의 동작 모드를 안정화하는 단계; 6) 절연 커패시터 CR의 커패시턴스; 7) 이미 터 회로의 커패시터 커패시턴스 에서 이자형; 8) 스테이지 전압 이득 에게 유
. 계산 절차 1. 다음 고려 사항에 따라 트랜지스터 유형을 선택합니다. a) U ke.dop (1.11.3) 이자형 피, U ke.dop - 컬렉터와 이미 터 사이의 최대 허용 전압은 참고서에 나와 있습니다. I n.M - 부하 전류의 가능한 가장 큰 진폭. I k.dop - 최대 허용 컬렉터 전류는 참고서에 나와 있습니다. 메모: 1) 모든 트랜지스터가 지정된 온도 범위를 만족합니다. 2. 선택한 유형의 트랜지스터에 대해 참고서에서 OE min 및 M에 대한 전류 이득 값을 기록합니다. 일부 참고서는 OB 회로에 대한 전류 이득 및 초기 컬렉터 전류 I k.n을 제공합니다. . 그런 다음 =/(1-) (트랜지스터의 작동 모드를 선택할 때 조건을 충족해야 합니다 나 c.min
나 박사). 캐스케이드 전압 증폭기의 경우 일반적으로 P6 유형의 저전력 트랜지스터가 사용됩니다. P13; P16; MP33; MP42 및 기타. 3. 트랜지스터의 작동 모드는 OE에 대한 출력 정적(컬렉터) 특성 제품군을 기반으로 구축된 부하 라인에 의해 결정됩니다. 부하 라인의 구성은 오류에 표시됩니다. 기준 소스를 찾을 수 없습니다. 부하 라인은 두 지점에 구축됩니다. 지점 0 - 정지 지점(작동) 및 지점 1, 이는 전원 전압의 크기에 의해 결정됩니다. 이자형 피 .
점 0의 좌표는 정지 전류입니다. 나 k0및 휴지 전압 U ke0 (즉, \u003d 0에서 U에 해당하는 전류 및 전압). I를 0으로 만들 수 있습니다.
\u003d (1.05-1.2) I out (1.05-1.2) I n.M, 그러나 l mA 이상: U ke0 \u003d U out.m + U 나머지, 어디서? U OST - 최소 허용 전압 U ke. ~에 유 케 <유 ost곡률이 큰 특성 부분이 작업 영역으로 떨어지기 때문에 상당한 비선형 왜곡이 있습니다. 저전력 트랜지스터의 경우 U oc t \u003d l V를 사용할 수 있습니다. 4. 저항값 결정 아르 자형 에게그리고 아르 자형 이자형 .
출력 특성(오류: 기준 소스를 찾을 수 없음)에 따라 R에 대해 결정합니다. =
아르 자형 에게 +
아르 자형 이자형. 이미 터 - 컬렉터 회로의 총 저항 G 피 R E \u003d R 약 - R K 5. 지정된 값 U out.m을 보장하는 데 필요한 전류 I in.m 및 전압 U in.m의 입력 신호의 가장 큰 진폭 값을 결정합니다. 트랜지스터 min의 전류 이득의 가장 작은 값이 주어지면 다음을 얻습니다. 티 OE가 있는 회로의 입력 정적 특성에 따르면 유 케= -5V(오류: 참조 소스를 찾을 수 없음) 및 찾은 값 나 비. 분그리고 나 비. 최대가치를 찾아 2
유 in.m
. 6. 캐스케이드에서 교류에 대한 입력 저항 R을 결정합니다(전압 분배기를 고려하지 않고 아르 자형 1
그리고 아르 자형 2
): 7 아르 자형 8. 캐스케이드의 안정성 계수를 결정합니다. 여기서 M은 선택한 유형의 트랜지스터에서 가능한 가장 높은 전류 이득입니다. 캐스케이드의 정상적인 작동을 위해 안정성 계수 S는 여러 단위를 초과해서는 안 됩니다. (에스 9. 절연 커패시터 C p의 커패시턴스를 결정합니다. 어디 R out.T
- OE 회로의 출력 정적 특성에 의해 결정되는 트랜지스터의 출력 저항. 대부분의 경우에 아르 자형 아웃.T >>아르 자형 에게, 그래서 당신은 아르 자형 출구
아르 자형 에게 +
아르 자형 시간
.
설치 수락 유사한 문서
비)
드 나 - 포인트 4에 의해 결정된 전류, 즉. 현재 축과 하중선의 교차점.
R E \u003d (015 0.25) R K를 취하면 다음을 얻습니다.
언제
. 분배기의 저항을 결정하십시오 아르 자형 1
에게 아르 자형 2
. 교류 캐스케이드의 입력 회로에서 분배기의 션트 동작을 줄이려면 다음을 수행하십시오.
1-2 (8 12) R in~
)
1
1. 캐스케이드의 전압 이득을 결정합니다.
메모.위의 계산 절차는 캐스케이드 작동의 안정성에 대한 요구 사항을 고려하지 않습니다.
이 기사에서 우리는 트랜지스터에 대해 이야기 할 것입니다. 연결 다이어그램과 공통 이미 터가있는 트랜지스터 캐스케이드 계산을 보여줍니다.
트랜지스터단결정 반도체( 시- 실리콘, 또는 게- 게르마늄), 서로 다른 3개 이상의 영역 포함 - 전자( N) 및 구멍( 피) - 전도도. 1948년 미국인 W. Shockley, W. Brattain 및 J. Bardeen이 발명했습니다. 물리적 구조와 전류 제어 메커니즘에 따라 바이폴라 트랜지스터(더 자주 단순히 트랜지스터라고 함)와 유니폴라 트랜지스터(더 자주 전계 효과 트랜지스터라고 함)가 구별됩니다. 두 개 이상의 전자-정공 전이를 포함하는 전자에서 전자와 정공은 모두 전하 캐리어 역할을 하고 후자에서는 전자 또는 정공 중 하나를 제공합니다. "트랜지스터"라는 용어는 종종 반도체 장치를 기반으로 하는 휴대용 라디오 방송 수신기를 지칭하는 데 사용됩니다.
출력 회로의 전류는 입력 전압 또는 전류를 변경하여 제어됩니다. 입력 값의 작은 변화는 출력 전압과 전류의 훨씬 더 큰 변화로 이어질 수 있습니다. 이러한 트랜지스터의 증폭 특성은 아날로그 기술(아날로그 TV, 라디오, 통신 등)에 사용됩니다.
바이폴라 트랜지스터
바이폴라 트랜지스터는 n-p-n그리고 p-n-p전도도. 트랜지스터의 내부를 들여다보지 않고 이러한 회로의 일부인 전원 공급 장치, 커패시터, 다이오드의 실제 회로에서 연결 극성에서만 전도도의 차이를 확인할 수 있습니다. 오른쪽 그림은 그래픽으로 보여줍니다. n-p-n그리고 p-n-p트랜지스터.
트랜지스터에는 3개의 단자가 있습니다. 트랜지스터를 4극으로 간주하면 2개의 입력 단자와 2개의 출력 단자가 있어야 합니다. 따라서 일부 결론은 입력 및 출력 회로 모두에 대해 공통적이어야 합니다.
트랜지스터 스위칭 회로
공통 이미 터가있는 트랜지스터의 스위칭 회로– 전압 및 전류 측면에서 입력 신호의 진폭을 증폭하도록 설계되었습니다. 이 경우 트랜지스터에서 증폭된 입력 신호가 반전됩니다. 즉, 출력 신호의 위상이 180도 회전합니다. 이 회로는 다양한 진폭과 모양의 신호를 증폭하는 주요 회로입니다. OE가 있는 트랜지스터 캐스케이드의 입력 저항은 수백 옴에서 킬로옴 단위이고 출력 저항은 단위에서 수십 킬로옴입니다.
공통 컬렉터로 트랜지스터를 켜는 방식- 전류로 입력 신호의 진폭을 증폭하도록 설계되었습니다. 이러한 회로에서는 전압 증폭이 발생하지 않습니다. 더 정확하게 말하면 전압 이득은 1보다 훨씬 적습니다. 입력 신호는 트랜지스터에 의해 반전되지 않습니다.
OK가 있는 트랜지스터 캐스케이드의 입력 저항은 수십에서 수백 킬로옴이고 출력 저항은 수백 옴(킬로옴 단위) 이내입니다. 일반적으로 이미 터 회로에 부하 저항이 있기 때문에 회로의 입력 저항이 큽니다. 또한 입력 전류의 증폭으로 인해 높은 부하 용량을 갖습니다. 공통 컬렉터 회로의 이러한 속성은 "버퍼 스테이지"와 같은 트랜지스터 스테이지를 일치시키는 데 사용됩니다. 입력 신호는 진폭을 증폭하지 않고 출력에서 "반복"하기 때문에 공통 컬렉터로 트랜지스터를 켜는 회로도 이미 터 팔로워.
더 있다 공통베이스로 트랜지스터를 켜는 방식. 이 포함 계획은 이론상 존재하지만 실제로는 구현하기가 매우 어렵습니다. 이러한 스위칭 회로는 고주파 기술에 사용됩니다. 특성은 입력 임피던스가 낮고 입력에서 이러한 캐스케이드를 조정하기가 어렵다는 것입니다. 전자공학에 대한 제 경험은 적지 않습니다만, 이 트랜지스터 스위칭 회로에 대해 말하자면, 죄송합니다. 저는 아무것도 모릅니다! 나는 그것을 "외부" 계획으로 두 번 사용했지만 결코 이해하지 못했습니다. 설명하겠습니다. 모든 물리 법칙에 따르면 트랜지스터는 베이스에 의해 제어되거나 베이스-이미터 경로를 따라 흐르는 전류에 의해 제어됩니다. 트랜지스터의 입력 단자(출력의 베이스)를 사용하는 것은 불가능합니다. 실제로 트랜지스터의 베이스는 케이스의 고주파에서 커패시터를 통해 "설치"되지만 출력에서는 사용되지 않습니다. 그리고 전기적으로 고저항 저항을 통해베이스가 캐스케이드의 출력에 연결됩니다 (바이어스가 적용됨). 그러나 실제로 오프셋을 적용할 수 있습니다. 어쨌든베이스에 들어가는 모든 모양의 신호는 동일한 커패시터를 통해 소멸됩니다. 이러한 캐스케이드가 작동하려면 입력 출력 - 이미 터가 저 저항 저항을 통해 케이스에 "설치"되므로 입력 저항이 낮습니다. 일반적으로 공통베이스를 갖는 트랜지스터의 스위칭 회로는 이론가와 실험가의 주제입니다. 실제로는 극히 드뭅니다. 회로 설계를 할 때 공통 베이스 트랜지스터 스위칭 회로를 사용할 필요성을 본 적이 없습니다. 이것은 이 스위칭 회로의 속성으로 설명됩니다. 입력 저항은 단위에서 수십 옴이고 출력 저항은 수백 킬로옴에서 메가 옴 단위입니다. 이러한 특정 매개변수는 거의 필요하지 않습니다.
바이폴라 트랜지스터는 스위칭 및 선형(증폭) 모드에서 작동할 수 있습니다. 키 모드는 다양한 제어 회로, 논리 회로 등에 사용됩니다. 키 모드에서 트랜지스터는 개방(포화) 및 폐쇄(잠금) 상태의 두 가지 작동 상태에 있을 수 있습니다. 선형(증폭) 모드는 고조파 신호 증폭 회로에 사용되며 트랜지스터가 "반" 개방 상태로 유지되어야 하지만 포화 상태는 아닙니다.
트랜지스터의 동작을 연구하기 위해 공통 이미 터 트랜지스터의 스위칭 회로를 가장 중요한 스위칭 회로로 고려할 것입니다.
이 계획은 그림에 나와 있습니다. 다이어그램에서 VT- 트랜지스터 자체. 저항기 R b1그리고 R b2- 일반 전압 분배기인 트랜지스터 바이어스 회로. 트랜지스터가 왜곡 없이 고조파 신호 증폭 모드에서 "작동 지점"으로 이동되도록 하는 것은 이 회로입니다. 저항기 R에- 트랜지스터의 컬렉터에 전원의 전류를 공급하고 "개방"트랜지스터 모드에서 제한하도록 설계된 트랜지스터 스테이지의 부하 저항. 저항기 답장- 피드백 저항은 본질적으로 스테이지의 입력 임피던스를 증가시키면서 입력 신호의 이득을 감소시킵니다. 커패시터 C는 외부 회로의 영향으로부터 갈바닉 절연 기능을 수행합니다.
바이폴라 트랜지스터의 작동 방식을 보다 명확하게 하기 위해 기존의 전압 분배기와 유추해 보겠습니다(아래 그림 참조). 먼저 저항 R2전압 분배기를 제어 가능(가변)으로 만듭니다. 이 저항의 저항을 0에서 "무한한"큰 값으로 변경하면 이러한 분배기의 출력에서 전압을 0에서 입력에 제공된 값으로 얻을 수 있습니다. 이제 저항을 상상해보십시오. R1전압 분배기는 트랜지스터 스테이지의 컬렉터 저항이고 저항 R2전압 분배기는 트랜지스터의 컬렉터-이미터 접합입니다. 동시에 트랜지스터의베이스에 전류 형태의 제어 동작을 적용하여 컬렉터 - 이미 터 접합의 저항을 변경하여 전압 분배기의 매개 변수를 변경합니다. 가변 저항과의 차이점은 트랜지스터가 낮은 전류로 구동된다는 점입니다. 이것이 바이폴라 트랜지스터가 작동하는 방식입니다. 위의 내용을 아래 그림으로 나타내면 다음과 같습니다.
트랜지스터가 신호 증폭 모드에서 작동하려면 후자를 왜곡하지 않고 바로 이 작동 모드를 제공해야 합니다. 그들은 트랜지스터베이스의 변위에 대해 이야기합니다. 유능한 전문가는 다음 규칙에 만족합니다. 트랜지스터는 전류로 제어됩니다. 이것은 공리입니다. 그러나 트랜지스터의 바이어스 모드는 전류가 아닌 베이스 이미 터 전압에 의해 설정됩니다. 이것은 현실입니다. 그리고 바이어스 전압을 고려하지 않는 사람에게는 증폭기가 작동하지 않습니다. 따라서 계산에서 그 가치를 고려해야합니다.
따라서 증폭 모드에서 바이폴라 트랜지스터 캐스케이드의 작동은베이스 이미 터 접합의 특정 바이어스 전압에서 발생합니다. 실리콘 트랜지스터의 경우 바이어스 전압 값은 0.6 ... 0.7 볼트 범위에 있으며 게르마늄의 경우 0.2 ... 0.3 볼트입니다. 이 개념을 알면 트랜지스터 단계를 계산할 수 있을 뿐만 아니라 트랜지스터 증폭기 단계의 상태도 확인할 수 있습니다. 내부 저항이 높은 멀티 미터로 트랜지스터의베이스 이미 터의 바이어스 전압을 측정하면 충분합니다. 실리콘의 경우 0.6 ... 0.7 볼트, 게르마늄의 경우 0.2 ... 0.3 볼트에 해당하지 않으면 여기에서 오작동을 찾으십시오. 트랜지스터에 결함이 있거나이 트랜지스터 단계의 바이어스 또는 디커플링 회로에 결함이 있습니다. .
위의 그래프는 전류-전압 특성(CVC)에 표시됩니다.
제시된 CVC를 보고 있는 대부분의 "전문가"는 다음과 같이 말할 것입니다. 중앙 그래프에 어떤 종류의 넌센스가 그려져 있습니까? 따라서 트랜지스터의 출력 특성은 다음과 같이 보이지 않습니다! 오른쪽 그래프에 나와있습니다! 나는 대답할 것입니다. 거기에는 모든 것이 정확하지만 전자 진공관에서 시작되었습니다. 이전에는 램프의 전류-전압 특성을 양극 저항 양단의 전압 강하로 간주했습니다. 이제 그들은 컬렉터 저항을 계속 측정하고 그래프에서 트랜지스터 양단의 전압 강하를 나타내는 문자를 속성으로 지정합니다. 왼쪽 그래프에서 I b - U be트랜지스터의 입력 특성이 표시됩니다. 중앙 차트에서 나는 - U ke트랜지스터의 출력 전류-전압 특성이 표시됩니다. 그리고 오른쪽 그래프에서 I R – U R부하 저항의 전류-전압 그래프가 표시됩니다. R에, 일반적으로 트랜지스터 자체의 전류-전압 특성으로 제공됩니다.
그래프에는 포인트로 제한되는 입력 신호의 선형 증폭에 사용되는 선형 섹션이 있습니다. 하지만그리고 에서. 중간 지점 - 에, 증폭 모드에서 작동하는 트랜지스터를 포함할 필요가 있는 지점입니다. 이 지점은 일반적으로 계산에 사용되는 특정 바이어스 전압에 해당합니다. 실리콘 트랜지스터의 경우 0.66볼트, 게르마늄 트랜지스터의 경우 0.26볼트입니다.
트랜지스터의 전류-전압 특성에 따르면 트랜지스터의 베이스-이미터 접합에 바이어스 전압이 없거나 낮은 경우 베이스 전류와 콜렉터 전류가 없습니다. 이 순간 전원 공급 장치의 전체 전압은 컬렉터 - 이미 터 접합에서 떨어집니다. 트랜지스터의 베이스 이미 터의 바이어스 전압이 추가로 증가하면 트랜지스터가 열리기 시작하고 베이스 전류가 나타나고 컬렉터 전류도 함께 증가합니다. 지점에서 "작업 영역"에 도달하면 에서, 트랜지스터는 지점까지 계속되는 선형 모드에 들어갑니다. 하지만. 이 경우 컬렉터 - 이미 터 접합에서의 전압 강하는 감소하고 부하 저항에서 R에, 반대로 증가합니다. 점 에- 트랜지스터 바이어스의 동작점은 일반적으로 전원 전압의 정확히 절반과 동일한 전압 강하가 트랜지스터의 컬렉터-이미터 접합에서 설정되는 지점입니다. 한 지점의 주파수 응답 세그먼트 에서, 요점까지 하지만변위 작업 공간이라고 합니다. 점 뒤에 하지만, 기본 전류와 컬렉터 전류가 급격히 증가하면 트랜지스터가 완전히 열리고 포화 상태가 됩니다. 이때 컬렉터-이미터 접합에서 구조로 인한 전압이 강하한다. n-p-n트랜지스터 유형에 따라 대략 0.2 ... 1 볼트와 같은 전이. 전원 공급 장치의 다른 모든 전압은 트랜지스터의 부하 저항에서 떨어집니다 - 저항 R에., 이는 또한 컬렉터 전류의 추가 증가를 제한합니다.
하단 "추가" 수치에 따르면 입력에 적용된 신호에 따라 트랜지스터 출력의 전압이 어떻게 변하는지 알 수 있습니다. 트랜지스터의 출력 전압(컬렉터 전압 강하)이 입력 신호와 위상이 다릅니다(180도).
공통 이미 터(CE)가 있는 트랜지스터 캐스케이드 계산
트랜지스터 캐스케이드 계산을 직접 진행하기 전에 다음 요구 사항 및 조건에 주의합시다.
트랜지스터 캐스케이드의 계산은 원칙적으로 끝에서(즉, 출력에서) 수행됩니다.
트랜지스터 단계를 계산하려면 휴지 모드(입력 신호가 없을 때)에서 트랜지스터의 컬렉터-이미터 접합부에서 전압 강하를 결정해야 합니다. 가장 왜곡되지 않은 신호를 얻도록 선택됩니다. "A" 모드에서 작동하는 단일 사이클 트랜지스터 단계에서 이것은 일반적으로 전원 공급 장치의 전압의 절반입니다.
트랜지스터의 에미터 회로에는 컬렉터 전류(컬렉터-이미터 경로를 따라)와 베이스 전류(베이스-에미터 경로를 따라)의 두 가지 전류가 흐르지만 베이스 전류가 충분히 작기 때문에 무시하고 가정할 수 있습니다. 컬렉터 전류는 이미 터 전류와 동일합니다.
트랜지스터는 증폭하는 소자이므로 신호를 증폭하는 능력은 어느 정도 값으로 표현되어야 하는 것이 맞다. 이득 값은 4극자 이론에서 가져온 지표로 표시됩니다. 공통 이미 터(OE)가 있는 스위칭 회로의 기본 전류 증폭 계수이며 다음과 같이 표시됩니다. 시간 21. 그 값은 특정 유형의 트랜지스터에 대한 참고서에 나와 있으며 일반적으로 플러그는 참고서에 나와 있습니다(예: 50 - 200). 계산의 경우 일반적으로 최소값이 선택됩니다(예제에서 값 - 50 선택).
수집가( R에) 및 이미터( 답장) 저항은 트랜지스터 스테이지의 입력 및 출력 저항에 영향을 줍니다. 캐스케이드의 입력 임피던스는 다음과 같다고 가정할 수 있습니다. R in \u003d R e * h 21, 그리고 출력은 R out \u003d R to. 트랜지스터 단계의 입력 저항에 신경 쓰지 않는다면 저항 없이도 할 수 있습니다 답장;
저항기 정격 R에그리고 답장트랜지스터를 통해 흐르는 전류와 트랜지스터에 의해 소비되는 전력을 제한합니다.
OE로 트랜지스터 캐스케이드를 계산하는 순서와 예
초기 데이터:
전원 전압 유 아이피=12V
예를 들어 트랜지스터 KT315G를 선택합니다.
피맥스=150mW; 아이맥스=150mA; 시간 21>50.
수용하다 R ~ \u003d 10 * R e
우리는 트랜지스터의 작동 지점의 전압 b-를 받아들입니다. 유 배= 0.66V
해결책:
1. 트랜지스터의 정적 모드의 동작점 B를 통해 교류 신호가 통과하는 순간에 트랜지스터에 의해 소산되는 최대 정적 전력을 결정합시다. 참고서에 표시된 트랜지스터의 최대 전력의 20% 미만(0.8배)의 값이어야 합니다.
수용하다 P ras.max \u003d 0.8 * P 최대\u003d 0.8 * 150mW \u003d 120mW
2. 정적 모드(신호 없음)에서 컬렉터 전류를 결정합니다.
I k0 \u003d P ras.max / U ke0 \u003d P ras.max / (U i.p. / 2)= 120mW/(12V/2) = 20mA.
3. 정적 모드(신호 없음)에서 공급 전압의 절반이 트랜지스터에서 떨어지는 것을 고려하면 공급 전압의 후반부는 저항에서 떨어집니다.
(R k + R e) \u003d (U i.p. / 2) / I k0\u003d (12V / 2) / 20mA \u003d 6V / 20mA \u003d 300옴.
저항 값의 기존 범위와 우리가 비율을 선택했다는 사실을 감안할 때 R ~ \u003d 10 * R e, 우리는 저항 값을 찾습니다.
R에= 270옴; 답장= 27옴.
4. 신호가없는 트랜지스터의 컬렉터에서 전압을 찾으십시오.
U k0 \u003d (U ke0 + I k0 * Re) \u003d (U i.p. - I k0 * R k)\u003d (12V - 0.02A * 270옴) \u003d 6.6V.
5. 트랜지스터 제어 기본 전류를 결정합시다.
나는 b \u003d 나는 / h 21 \u003d / h 21= / 50 = 0.8mA.
6. 총 기본 전류는 전압 분배기에 의해 제공되는 기본 바이어스 전압에 의해 결정됩니다. R b1,R b2. 저항성 베이스 분배기의 전류는 베이스 제어 전류보다 훨씬 커야 합니다(5-10배). 나는 b후자가 바이어스 전압에 영향을 미치지 않도록. 기본 제어 전류보다 10배 큰 분배기 전류를 선택합니다.
R b1,R b2: 나는 경우 \u003d 10 * 나는 b= 10 * 0.8mA = 8.0mA.
그런 다음 저항의 총 저항
R b1 + R b2 \u003d U i.p. / 나 div.= 12V / 0.008A = 1500옴.
7. 휴식 모드(신호 없음)에서 이미 터의 전압을 찾으십시오. 트랜지스터 단계를 계산할 때 고려해야 할 사항은 다음과 같습니다. 작동 트랜지스터의 베이스-이미터 전압은 0.7볼트를 초과할 수 없습니다! 입력 신호가 없는 모드에서 이미 터의 전압은 대략 다음과 같습니다.
U e \u003d I k0 * R e\u003d 0.02A * 27옴 \u003d 0.54V,
어디 나는 k0트랜지스터의 대기 전류입니다.
8. 베이스에서 전압 결정
U b \u003d U e + U be=0.54V+0.66V=1.2V
여기에서 전압 분배기 공식을 통해 다음을 찾습니다.
R b2 \u003d (R b1 + R b2) * U b / U i.p.= 1500옴 * 1.2V / 12V = 150옴 R b1 \u003d (R b1 + R b2) -R b2\u003d 1500옴 - 150옴 \u003d 1350옴 \u003d 1.35k옴.
저항 시리즈에 따르면 저항을 통해 R b1기본 전류도 흐르면 감소하는 방향으로 저항을 선택합니다. R b1\u003d 1.3kOhm.
9. 캐스케이드에 필요한 주파수 응답(대역폭)에 따라 분리 커패시터가 선택됩니다. 최대 1000Hz의 주파수에서 트랜지스터 스테이지가 정상적으로 작동하려면 공칭 값이 5μF 이상인 커패시터를 선택해야 합니다.
낮은 주파수에서 캐스케이드의 진폭-주파수 특성(AFC)은 인접 캐스케이드의 요소를 포함하여 캐스케이드의 다른 요소를 통한 절연 커패시터의 재충전 시간에 따라 달라집니다. 커패시턴스는 커패시터가 재충전할 시간이 없도록 해야 합니다. 트랜지스터 스테이지의 입력 저항은 출력 저항보다 훨씬 큽니다. 저주파 영역에서 캐스케이드의 주파수 응답은 시간 상수에 의해 결정됩니다. t n \u003d R in * C in, 어디 R in \u003d R e * h 21, C에서는 캐스케이드의 분리 입력 커패시턴스입니다. C 아웃트랜지스터 스테이지, 그것 C에서다음 캐스케이드와 동일한 방식으로 계산됩니다. 캐스케이드의 낮은 차단 주파수(주파수 응답의 차단 주파수) f n \u003d 1 / t n. 고품질 증폭을 위해서는 트랜지스터 캐스케이드를 설계할 때 비율이 다음과 같도록 선택해야 합니다. 1/t n \u003d 1 / (R in * C in)<
트랜지스터 캐스케이드의 키 모드 계산은 이전에 수행된 증폭 캐스케이드 계산과 정확히 동일한 방식으로 수행됩니다. 유일한 차이점은 키 모드가 휴지 모드(신호 없음)에서 트랜지스터의 두 가지 상태를 가정한다는 것입니다. 폐쇄형(단락되지 않음) 또는 개방형(과포화되지 않음)입니다. 동시에 "휴식"의 작업 지점은 CVC에 표시된 지점 A와 C 밖에 있습니다. 신호가 없는 상태에서 회로에서 트랜지스터를 닫아야 하는 경우 이전에 표시된 캐스케이드 회로에서 저항을 제거해야 합니다. R b1. 트랜지스터가 휴지 상태로 열려 있어야 하는 경우 캐스케이드 회로의 저항을 늘려야 합니다. R b2계산된 값의 10배이며 경우에 따라 구성표에서 제외될 수 있습니다.
트랜지스터 캐스케이드의 계산이 끝났습니다.